Investigación de arquitectura de computadoras

Carlos Daniel Calle Limachi

Enero 2022

Facultad de tecnología Electrónica y

telecomunicaciones
Microprocesadores II
 Tabla de Contenidos

Capitulo 1 Investigación de arquitectura de computadoras

1. ¿Describa que es tecnología CISC y RISC? 1
2. ¿A que se denomina pipelining en la arquitectura de Microprocesadores? 1
3. ¿Cuáles son las diferencias entre las arquitecturas HARVARD y Princeton? 2

Lista de referencia 5
Apendice 6
Lista de figuras
Figura 1
arquitectura CISC 6
Figura 2
arquitectura RISC 6
 Capítulo 1
Investigación de arquitectura de computadoras

1. ¿Describa que es tecnología CISC y RISC?.-

CISC es un sistema de instrucciones desarrollado por Intel que requieren de mucho

tiempo para ser ejecutadas completamente.

CISC: Complex Instruction Set Computer

Lo que sucede en CISC es que se reduce la cantidad de instrucciones de un software

y se ignora el número de ciclos por instrucción. Se especializa en crear instrucciones
complejas en el hardware, ya que el hardware siempre será mucho más rápido que el
software.

Este tipo de diseño es la base de los procesadores de Intel y de AMD, sin importar la
gama o la estructura interna. Cualquiera de los procesadores producidos por ambas
compañías se basan en la arquitectura CISC.

RISC es una arquitectura de procesadores basada en una colección de instrucciones

simples y altamente personalizadas. RISC se construye para minimizar el tiempo de
ejecución de una instrucción, optimizando y limitando el número de instrucciones.

RISC: Reduced Instruction Set Computer Processor

La arquitectura RISC tiene la capacidad de por cada ciclo de instrucción se da solo un

ciclo de reloj. Cada ciclo debe contener estos tres parámetros: buscar, decodificar y
ejecutar. RISC también tiene la propiedad de ejecutar varias instrucciones complejas
cuando se combinan con otras más simples. Este diseño de procesadores requiere
menor cantidad de transistores, reduciendo costes y tiempos de fabricación.

Todos los procesadores basados en los diseños de ARM, como por ejemplo los
Qualcomm Snapdragon y los Samsung Exynos se basan en la arquitectura RISC.
Incluso los procesadores integrados en las Raspberry Pi son de arquitectura RISC, al
basarse en procesadores Broadcom que hace uso de licencias ARM.

2. ¿A que se denomina pipelining en la arquitectura

de Microprocesadores?

El pipeline es una técnica para implementar simultaneidad a nivel de instrucciones

dentro de un solo procesador. Pipelining intenta mantener ocupada a cada parte del
procesador, dividiendo las instrucciones entrantes en una serie de pasos secuenciales,
que se realizan por diferentes unidades del procesador que trabajan de forma
simultánea. Aumenta el rendimiento de

1
 la CPU a una velocidad de reloj determinada, aunque puede aumentar la latencia
debido a la sobrecarga adicional del proceso de pipeline en sí.

3. ¿Cuáles son las diferencias entre las arquitecturas HARVARD

y Princeton?

MODELO DE ARQUITECTURA DE VON NEUMANN

La arquitectura de John Von Neumann se caracteriza principalmente por los

procesadores que tiene el mismo dispositivo de almacenamiento tanto para las
instrucciones como para los datos. Estos, al ser almacenados en el mismo formato
dentro de la memoria, utiliza un único bus de datos para poder mantener contacto con
la CPU. Esto crea una eficiencia en la utilización de la memoria, pero al mismo
tiempo requiere una ambigüedad para poder reconocer y distinguir los datos. Los
ordenadores que utilizan este modelo se componen por la unidad aritmética lógica o
“ALU”

La arquitectura de John Von Neumann se caracteriza por los procesadores que

poseen el mismo dispositivo de almacenamiento tanto para los datos como para las
instrucciones.

Al ser almacenados en el mismo formato dentro de la misma memoria, utilizan un

único bus de datos para comunicarse con la CPU. Esto hace que este tipo sea eficiente
en la utilización de memoria, pero que requiera una ambigüedad para reconocer los
datos.

Los ordenadores de este tipo se componen de la unidad aritmético-lógica o “ALU”, la

unidad de control, una memoria, un dispositivo de entrada y salida y un bus de datos
que los comunica.

Esta arquitectura es una familia de arquitecturas de computadoras que utilizan el

mismo dispositivo para almacenar como para las instrucciones.

Los ordenadores con la arquitectura de Von Neumann constan de cinco partes: La

Unidad Aritmética Lógica (ALU), la unidad de control, la memoria, un dispositivo
de entrada/salida y el bus de datos que proporciona un medio para transportar los
datos entre las distintas partes.

Un ordenador que posea esta arquitectura emula los siguientes procedimientos:

1. Al encender el ordenador y obtener la siguiente instrucción desde la memoria en

la dirección indicada por el contador de programa y la guarda en el registro de
instrucciones.

2. Aumenta el contador de programa y lo guarda en el registro de instrucción.

2
3. Decodifica la instrucción a través de la unidad de control. Ésta es la encargada
de coordinar el resto de los componentes de la computadora para realiza cada
función determinada.

4. Se ejecuta la instrucción. Ésta puede cambiar el valor del contador de programa,

permitiendo hacer operaciones repetitivas. El contador puede cambiar también
cuando se cumpla una cierta condición aritmética, haciendo que el ordenador
pueda “pensar”, haciendo que pueda alcanzar cualquier grado de complejidad a
través de la aritmética y de la lógica anteriores.

Hoy en día, la mayoría de las computadoras son construidas con esta arquitectura ya
que las capacidades dnámicas del diseño, como la implementacion y la operación de un
programa en vez de dos, aunque puede ser más lenta para determinadas tareas, es mas
flexible y permite mas conceptos como la programación libre.

3
MODELO DE ARQUITECTURA DE HARVARD

A diferencia del modelo de Von Neumann, el modelo de arquitectura de Harvard, que

proviene del Harvard Mark I, se diferencia principalmente por la división de las
instrucciones de los datos que se comunican con la unidad central de proceso en dos
memorias separadas. Esto genera también que se utilicen distintos buses de
información. Aunque es común un único bus de direcciones, con un control que pueda
diferenciar entre ambas memorias. Al contrario del modelo de arquitectura de John
Von Neumann, el modelo de Harvard no requiere de la ambigüedad para poder
reconocer los datos, pero no es tan eficiente en la utilización de la memoria. Estos
ordenadores siempre se componen por los mismos elementos que los utilizados por el
modelo de Von Neumann, excepto por que tiene dos memorias, una utilizada para las
instrucciones y otra para los datos, y no una única memoria como el otro modelo.

En este modelo, las instrucciones y los datos se almacenan en cachés diferentes para
mejorar el rendimiento. Pero por su contraparte, tiene el inconveniente de tener que
dividir la cantidad de memoria caché entre los dos, por lo que funciona mejor sólo en
los casos particulares cuando la frecuencia de lectura de instrucciones y de datos es
aproximadamente la misma.

Resumidamente, la arquitectura de Harvard se basa en:

 Las instrucciones y los datos se almacenan en caches separadas para mejorar

el rendimiento.
 Tienen el inconveniente de tener que dividir las memorias caches entre los dos,
por lo que no funciona de la mejor manera, salvo cuando la frecuencia de lectura
de instrucciones y de datos es aproximadamente la misma.
 Esta arquitectura suele utilizarse en DSPs, o procesador de seal digital, usados
prácticamente siempre en los productos para el procesamiento de audio y vídeo.

4
 LISTA DE REFERENCIA

https://www.electrontools.com/Home/WP/diferencias-entre-los-modelos-de-
von-neumann-y-harvard/Master Industria
https://es.wikipedia.org/wiki/Arquitectura_en_pipeline_(informática)#:~:text=El
%20pipeline%20es%20una%20técnica,dentro%20de%20un%20solo%20procesa
dor.&text=Aumenta%20el%20rendimiento%20de%20la,proceso%20de%20pipeli
ne%20en%20sí.
https://www.profesionalreview.com/2021/07/18/risc-vs- cisc/#:~:text=Los
%20procesadores%20de%20arquitectura%20CISC,Qualcomm
%20Snapdragon%20y%20Samsung%20Exynos.

5
 APENDICE

FIGURA 1. arquitectura CISC

FIGURA 2. arquitectura RISC