Está en la página 1de 5

Universidad Nacional de Colombia-Sede Bogot D.C., Facultad de Ingeniera, Tcnicas de integracin, Ing.

Bastidas 2014-II

Practica No. 5 y 6
Uso de la Herramienta ELECTRIC VLSI
Diseo de celdas estndar con la Herramienta
ELECTRIC VLSI
Gmez T., Hernndez W., Hernndez J.
{tggomezc, wphernandeza, hjhernandeza}@unal.edu.co
Universidad Nacional de Colombia

Uso de la Herramienta
ELECTRIC VLSI
Resumen En este informe se presentaran los resultados
de las dos sesiones destinadas a la introduccin y trabajo al
software ELECTRIC VLSI observando sus funciones e
implementando componentes sencillos como transistores
CMOS y un inversor.
ndice de Trminos CMOS, Electric VLSI, celdas
estandar, MOSFet, Transistor, Inversor.
I.

INTRODUCCIN

El software Electric VLSI es un software utilizado para el


diseo y simulacin de circuitos integrados a nivel fsico, por
lo tanto es indispensable el conocer esta herramienta de una
manera profunda, adems de familiarizarnos con estas no solo
para el desarrollo del proyecto final de la materia, sino
tambin para nuestra vida profesional.
En esta prctica se disearan y se simularan los dispositivos
ms bsicos en el campo de la electrnica digital, el inversor
CMOS y los transistores que los componen.
II.

MARCO TERICO
A. ELECTRIC VLSI

Electric VLSI es un programa libre par diseo asistido por


computador (CAD), de Diseos elctricos MOS y circuitos
integrados bipolares, de uniones planas tipo boards, o
cualquier tipo de circuito. Tiene muchos estilos de edicin,
incluyendo el diseo, esquemas, ilustraciones, y
especificaciones arquitectnicas, permite importar las
interfaces ms populares incluyendo: EDIF, LEF / DEF,
VHDL, CIF y GDS., [1]

III.

PROCEDIMIENTO

Para el desarrollo de esta prctica se establecieron los


siguientes puntos:

A. Disear un transistor tipo P.


Se realizar el diseo de un transistor tipo P, mediante la
herramienta ELECTRIC VLSI y se observar el
comportamiento teniendo en cuenta los diferentes modelos
que ofrece el software.
B. Diseo de un transistor tipo N.
Se realizar el diseo de un transistor tipo N, mediante la
herramienta Electric, se observara el comportamiento teniendo
en cuenta los diferentes modelos que ofrece el software.
C. Diseo de un inverso con tecnologa C5.
Se realizar la implementacin de un inversor cmos y se
comprobaran los resultados con los obtenidos mediante
simulacin.

IV.

RESULTADOS Y SIMULACIONES

A. Diseo transistor P.
El transistor tipo p se dise con los siguientes parmetros:
Ancho del canal: 0.1m; W = 3 m; L = 1.5 m

Universidad Nacional de Colombia-Sede Bogot D.C., Facultad de Ingeniera, Tcnicas de integracin, Ing. Bastidas 2014-II

Figura 1.Transistor tipo P en Electric

Despus de disear el transistor tipo p, analizaremos su


comportamiento con los diferentes niveles de simulacin que
el programa nos proporciona introduciendo su modelo SPICE
en la herramienta de simulacin PSPICE.

+ TOX = 200E-10 NSUB = 1E17 GAMMA = 0.6


+ PHI = 0.7 VTO = -0.9 DELTA = 0.1
+ UO = 250 ETA = 0 THETA = 0.1
+ KP = 40E-6 VMAX = 5E4 KAPPA = 1
+ RSH = 0 NFS = 1E12 TPG = -1
+ XJ = 500E-9 LD = 100E-9 + CGDO = 200E-12 CGSO =
200E-12 CGBO = 1E-10
+ CJ = 400E-6 PB = 1 MJ = 0.5
+ CJSW = 300E-12 MJSW = 0.5
Los resultados obtenidos se presentan en Figura 2.

Figura 2. Curva caracterstica de Id Vs Vi

El programa nos genera una simulacin de Nivel 3 en donde


los resultados presentados anteriormente en la simulacin, se
puede observar que no es un gran amplificador de corriente ya
que tiene una salida de solo 0.3mA para un Vg de -5V.
B. Diseo de transistor tipo-n.
El transistor tipo p se dise con los siguientes parmetros:
Ancho del canal: 0.15 m; W=3 m; L=1 m,

Figura 3.Transistor tipo N en Electric

Despus de disear el transistor tipo n, analizaremos su


comportamiento con el software LtSpice.
+ TOX = 200E-10 NSUB = 1E17 GAMMA = 0.5
+ PHI = 0.7 VTO = 0.8 DELTA = 3.0
+ UO = 650 ETA = 3.0E-6 THETA = 0.1
+ KP = 120E-6 VMAX = 1E5 KAPPA = 0.3
+ RSH = 0 NFS = 1E12 TPG = 1
+ XJ = 500E-9 LD = 100E-9
+ CGDO = 200E-12 CGSO = 200E-12 CGBO = 1E-10
+ CJ = 400E-6 PB = 1 MJ = 0.5
+ CJSW = 300E-12 MJSW = 0.5
Los resultados obtenidos se presentan en Figura 4.

Figura 4. Curva caracterstica de Id Vs Vi

Comparando con la respuesta del transistor P este transistor


tiene una salida de corriente mucho ms alta, cuando
solamente se cambi una medida, teniendo 3 veces ms
generacin de corriente con respecto al transistor tipo P. Dicho
desempeo en corriente se tiene en cuenta en los diseos de
tiempo de conmutacin para las compuertas.
C. Inversor CMOS
Se realiz la implementacin de un circuito inversor CMOS
de la siguiente manera:

Universidad Nacional de Colombia-Sede Bogot D.C., Facultad de Ingeniera, Tcnicas de integracin, Ing. Bastidas 2014-II

Figura 8. Resultados simulacin circuito en Fig. 7

Diseo de celdas estndar


con la Herramienta
ELECTRIC VLSI
Figura 5. Inversor en Electric

El inversor se le realizo un barrido en el voltaje de entrada


para conocer su comportamiento, obteniendo:

Figura 6. Barrido en tensin para Inversor en Electric

Es posible apreciarse en la salida del que tenemos un intervalo


de 2V donde su salida es indeterminada, mientras que la
entrada sea inferior a 2.4V la salida ser 1, y mientras que la
entrada sea superior a 2,6V la salida ser cero.
Se obtuvieron los valores del modelo SPICE nivel 3 para
los transistores que se utilizaron para el diseo en Electric, se
simularon mediante el software ORCAD mediante el siguiente
circuito:

Figura 7. Circuito implementado en Electric

I.

COMPUERTA AND DE 3 ENTRADAS

Para el diseo de la compuerta AND se hallan las funciones de


la compuerta y la tabla de verdad correspondiente.
A

OUT

Tabla 1. Tabla de verdad de la compuerta AND.

F(a,b,c) = a*b*c
F(a,b,c) = ~(a*b*c)
= ~a + ~b + ~c
De acuerdo a las funciones se puede establecer que para la
construccin de la compuerta AND se utilizaran 3 transistores
tipo p en serie, y estos en serie con 3 transistores tipo n en
paralelo. El diseo con celdas estndar queda como se ve en la
figura, agregando dos transistores a la salida para formar una
seal de enable.

Universidad Nacional de Colombia-Sede Bogot D.C., Facultad de Ingeniera, Tcnicas de integracin, Ing. Bastidas 2014-II

las seales PRESET y CLEAR. El esquema en compuertas


CMOS se ve en la Figura, teniendo un total de 13 transistores
para su construccin.

Figura 1. Compuerta AND.


Figura 3. Esquema en compuertas del Flip-flop D.

Al simular se puede ver el correcto funcionamiento de la


compuerta AND ya que esta solo arroja una salida en 1 cuando
todas sus entradas estn tambin en 1.

Con las seales adicionales se puede poner un "1" en la salida


Q colocando "0" en la entrada PRESET y para poner un "0" en
la salida Q se debe poner un "0" en la entrada CLEAR. En la
tabla de verdad del dispositivo se pueden observar los distintos
estados dependiendo de las seales de control.
Entradas
OPERACION

Preset Clear CLK

Salidas
D

~Q

Preset
(preposicionado)

Clear (borrado)

1*

1*

Prohibido

Figura 2. Simulacin compuerta AND

Set (poner)

Al colocar un inversor a la salida podemos obtener una


compuerta NAND utilizando 8 transistores en total. Para
poder comparar el diseo con una compuerta NAND se
obtienen las ecuaciones de la compuerta:

Reset (reponer)

Hold (mantener)

Qo

~Qo

F(a,b,c) = ~(a*b*c)
= ~a + ~b + ~c
F(a,b,c) = ~(~(a*b*c))
= a *b * c

Tabla 2. Tabla de verdad del Flip-flop D.

Se puede ver que en el estado hold se ha guardado el dato


anterior, el cual aparece como seal de salida. A continuacin
se puede observar en la construccin del flip flop D en con
celdas estndar, y la simulacin con de funcionamiento.

Se obtiene que para realizar una compuerta NAND es


necesario colocar tres transistores tipo p en paralelo y estos en
serie con tres transistores tipo n en serie. Al construir la
compuerta NAND es posible usar 2 transistores menos que
con una compuerta AND negada a la salida.
II.

FLIP-FLOP D

El flip-flop tipo D est compuesto por cuatro compuertas


NAND y un inversor. Este elemento posee una seal de
entrada, una seal de reloj y a la salida se obtiene una variable;
es un elemento de memoria que puede almacenar informacin
en forma de un "1" o "0" lgicos. Adicionalmente se quiere
una salida deseada sin importar la entrada D y el estado del
reloj se agregan dos entradas asincrnicas adicionales que son

Figura 4. Flip-flop D.

Universidad Nacional de Colombia-Sede Bogot D.C., Facultad de Ingeniera, Tcnicas de integracin, Ing. Bastidas 2014-II

Figura 5. Simulacin del Flip-flop D.

V.

CONCLUSIONES

La herramienta Electric es una herramienta que facilita


el diseo de circuitos integrados, por medio del diseo
e implementacin de celdas desde consideraciones y
variables geomtricas; dicha metodolgica hace verstil
y de fcil aprendizaje y desarrollo el proceso de diseo
y elaboracin de circuitos integrados.

Es importante el construir u obtener un buen archivo de


reglas de diseo, ya que estos influyen en una gran
manera para el diseo y la simulacin correctos en la
herramienta.

Es importante el poder contrastar con resultados


prcticos el correcto diseo y funcionamiento de las
celdas diseadas en la herramienta Electric VLSI.
VI.

[1]

STATICFREESOFT,

MANUAL

BIBLIOGRAFA

DE

ELECTRIC VLSI

DISPONIBLE EN:

HTTP://WWW.STATICFREESOFT.COM/JMANUAL/MCHAP01-12-01.HTML.

[2] JARAMILLO I. (2012) TENDENCIAS


VLSI, BOGOTA: ED. UN

EN DISEO DIGITAL

[3]
SEDRA D. A., SMITH C. K. (2009)
MICROELECTRNICOS, USA: OXFORD UNIVERSITY PRESS

CMOS

CIRCUITOS

[4] EJEMPLO DE REGLAS DE LAYOUT. TECNOLOGA CMOS ESTNDAR.


DISPONIBLE EN: HTTP://WWW2.IMSE-CNM.CSIC.ES/ELEC_ESI/ASIGNAT/
CI/DESCARGA/LAYOUT_RULES_10.PDF

También podría gustarte