Electrónica II

224

Introducción al JFET
Laboratorio 2

SUSTENTADO POR:

Ronny Rivera
Iris Portillo
Gabriel Medina

CATEDRÁTICO:
Kario Villanueva

Tegucigalpa M.D.C, Honduras 18 febrero de 2020

 Laboratorio de Electrónica II – CEUTEC 2019

2
INTRODUCCIÓN AL JFET
Objetivos

 Observar cómo el voltaje controla la corriente en un JFET.

Materiales

 Placa NI Elvis.
 2 Fuentes DC 2V.

 2 interruptores de contacto abierto.

 1 JFET 2N5485.
 Laboratorio de Electrónica II – CEUTEC 2019

RESUMEN EJECUTIVO
En el siguiente laboratorio realizamos un circuito con el JFET 2N5485 el cual es uno
de los diferentes JFET que hay en el mercado, nos enfocamos en hacer el circuito
propuesto por el ingeniero el cual llevaba dos fuentes de voltajes y luego teníamos
que ir variando los voltajes para poder ir viendo como cambiaba nuestra corriente
en el JFET, ya que procedimos a cambiar los voltajes de 0 a 10 nuestras corrientes
iban variando desde 0.78 a 253 mA con estas corrientes nos dimos cuenta como
este transistor varía su corriente mediante el cambio de voltajes y como se
mantiene estable con dichos dígitos
 Laboratorio de Electrónica II – CEUTEC 2019

Contenido

RESUMEN EJECUTIVO .................................................................................... 3

MARCO TEÓRICO.......................................................................................... 5

I. RESULTADOS EXPERIMENTALES ...................................................................... 7

1.1. FIGURA 1 ........................................................................................................................ 7

1.2. TABLA 1 ......................................................................................................................... 8

1.3. TABLA 2 .......................................................................................................................... 8

II. RESULTADOS SIMULADOS ............................................................................. 9

2.1. FIGURA 2 ........................................................................................................................ 9

2.2. TABLA 3 ........................................................................................................................ 11

III. CONCLUSIONES ........................................................................................ 11

IV. BIBLIOGRAFÍA .......................................................................................... 12

 Laboratorio de Electrónica II – CEUTEC 2019

MARCO TEÓRICO

El FET es un dispositivo semiconductor que controla un flujo de corriente por un

canal semiconductor, aplicando un campo eléctrico perpendicular a la trayectoria
de la corriente. El FET está compuesto de una parte de silicio tipo N, a la cual se le
adicionan dos regiones con impurezas tipo P llamadas compuerta (gate) y que
están unidas entre sí. Los terminales de este tipo de transistor se llaman Drenador
(drain), Fuente (source) y el tercer terminal es la compuerta (gate) que ya se
conoce.

La corriente circula de Drenaje (D) Fuente (S). Ver el gráfico. Este tipo de transistor
se polariza de manera diferente al transistor bipolar. El terminal de drenaje se
polariza positivamente con respecto al terminal de fuente (Vdd) y la compuerta o
gate se polariza negativamente con respecto a la fuente (-Vgg). A mayor voltaje -
Vgg, más angosto es el canal y más difícil para la corriente pasar del terminal
drenador (drain) al terminal fuente o source.

El FET es controlado por tensión y los cambios en tensión de la compuerta (gate) a

fuente (Vgs) modifican la región de rarefacción y causan que varíe el ancho del
canal. Físicamente, un JFET de los denominados "canal P" está formado por una
pastilla de semiconductor tipo P en cuyos extremos se sitúan dos patillas de salida
(drenador y fuente) flanqueada por dos regiones con dopaje de tipo N en las que
se conectan dos terminales conectados entre sí (puerta). Al aplicar una tensión
positiva (en inversa) VGS entre puerta y fuente, las zonas N crean a su alrededor
sendas zonas en las que el paso de electrones (corriente ID) queda cortado,
llamadas zonas de exclusión.
 Laboratorio de Electrónica II – CEUTEC 2019

(UPM, 2018)

NI Elvis

Proporciona una experiencia de aprendizaje basada en proyectos, usando medidas

en línea y diseño práctico y embebido.

El NI Engineering Laboratory Virtual Instrumentation Suite (NI ELVIS) es un

dispositivo modular de laboratorio educativo de ingeniería desarrollado
específicamente para la academia. Con este enfoque práctico, los profesores
pueden ayudar a los estudiantes a aprender habilidades de ingeniería práctica y
experimental. NI ELVIS incluye un osciloscopio, multímetro digital, generador de
funciones, fuente de alimentación variable, analizador de Bode y otros
instrumentos comunes de laboratorio. Puede conectar una PC al NI ELVIS.

(National Instruments, 2020)

 Laboratorio de Electrónica II – CEUTEC 2019

I. RESULTADOS EXPERIMENTALES

1.1. FIGURA 1

Corriente de Drenaje ID

VGS

VDS 0 -0.5 -1 -1.5 -2 -2.5

0 0.78 mA 7.71 mA 46.18 mA 184.23 326.35 470.58

mA mA mA

1 39.27 mA 146.87 284.37 424.56 558.82 701.34

mA mA mA mA mA

2 159.04 278.34 421.85 563.22 693.35 778.34

mA mA mA mA mA mA

3 228.53 335.85 436.81 535.61 623.40 727.60

mA mA mA mA mA mA
 Laboratorio de Electrónica II – CEUTEC 2019

4 253.00 273.56 388.63 495.25 594.28 672.26

mA mA mA mA mA mA

5 128.12 216.72 326.62 432.50 526.62 600.05

mA mA mA mA mA mA

6 122.56 199.98 316.86 430.13 525.20 533.13

mA mA mA mA mA mA

7 87.38 mA 180.57 293.56 400.58 473.23 467.65

mA mA mA mA mA

8 78.43 mA 173.44 288.78 391.67 442.25 430.23

mA mA mA mA mA

9 72.15 mA 162.65 271.85 368.84 397.60 393.27

mA mA mA mA mA

10 66.91 mA 158.28 268.72 361.10 377.77 367.36

mA mA mA mA mA

1.2. TABLA 1

VGS 0 -0.5 -1 -1.5 -2 -2.5

ID 0.09 mA 0.09 mA 0.09 mA 0.08mA 0.08 mA 0.09 mA

1.3. TABLA 2
 Laboratorio de Electrónica II – CEUTEC 2019

II. RESULTADOS SIMULADOS

2.1. FIGURA 2
 Laboratorio de Electrónica II – CEUTEC 2019

Corriente de Drenaje ID

VGS

VDS 0 -0.5 -1 -1.5 -2 -2.5

0 0.156 fA 500.021 993.956 1.5pA 2pA 2.5pA

fA fA

1 4.023 mA 2.928 mA 1.805 mA -709.185 -91.284 -11.102

uA uA pA

2 5.949 mA 3.717 mA 1.933 mA 721.412 92.911 uA 0A

uA

3 6.161 mA 3.778 mA 1.966 mA 733.646 94.541 -

uA uA 44.409pA

4 6.26 mA 3.84 mA 1.998 mA 745.89 uA 96.168 uA 0A

5 6.36 mA 3.902 mA 2.03 mA 758.094 97.801 uA 0A

uA

6 -6.459 3.963 mA -2.063 770.327 99.435 uA 88.818 pA

mA mA uA

7 -6.559 4.025 mA 2.095 mA 782.561 102.71 0A

mA uA uA

8 6.658 mA 4.086 mA 2.127 mA 794.798 442.25 0A

uA mA

9 6.758 mA 4.148 mA 2.16 mA 807.038 104.35 uA 0A

uA

10 6.857 mA 4.209 mA 2.192 mA 819.279 105.993 0A

uA uA
 Laboratorio de Electrónica II – CEUTEC 2019

2.2. TABLA 3

III. CONCLUSIONES

 La corriente de drenaje es proporcional a VDS y VGS.

 La función de FET es ser una tipo de fuente de corriente, la cual es
controlada por voltaje.
 Laboratorio de Electrónica II – CEUTEC 2019

IV. BIBLIOGRAFÍA
National Instruments. (2020). National Instruments. Recuperado el 18 de Febrero de 2020, de National
Instruments: https://www.ni.com/es-cr/shop/select/ni-elvis

UPM. (2018). UPM. Recuperado el 18 de Febrero de 2020, de UPM:

https://www.etsist.upm.es/estaticos/ingeniatic/index.php/tecnologias/item/636-transistor-
jfet%3Ftmpl=component&print=1.html