CONTADORES

INFORME PREVIO

1. Definir el concepto de contador digital, analice su funcionamiento y mencione los

tipos característicos de los contadores según la sincronización con la señal de reloj y
analizar cada uno de ellos.

Un contador digital es un circuito secuencial construido a partir de biestables y puertas

lógicas capaz de realizar el conteo de los impulsos que recibe en la entrada de reloj,
almacenar datos o actuar como divisor de frecuencia.

TIPOS DE CONTADORES
Según la forma en que conmutan los biestables, podemos hablar de contadores
síncronos(síncrono con la señal de reloj), asíncrono(no síncrono con la señal de reloj).
Según el sentido del contador, puede ser ascendente,descendete o UP/DOWN(según
las señales de control).
Según la cantidad de números binarios de n bits(cuentan todos los números posibles
de n bits, desde cero hasta 2n−1), contadores BCD(cuentan del cero al 9) y contadores
modulo N(cuentan desde el cero hasta n-1).
2. Describir las características específicas de los contadores: contadores asíncronos,
síncronos y sus aplicaciones.

CONTADOR ASINCRONO
El contador asíncrono es aquel en el que los FF’s del contador no cambian de estado
exactamente al mismo tiempo, dado que no comparten el mismo impulso de reloj.
 TABLA DE ESTADOS DE CONTADORES ASÍNCRONOS

CONTADOR SINCRONO
El contador síncrono es aquel en el que los FF’s del contador cambian de estado
exactamente al mismo tiempo, dado que los FF’s reciben en el mismo instante la señal
de reloj.

Los contadores síncronos son más usados que los contadores asíncronos dado que
todos los FF’s cambian de estado al mismo tiempo sin importar cuantos sean. Así que
el retardo de propagación se reduce al mínimo ya que el conteo solo debe propagarse
por una una o dos compuertas y un FF.
El contador síncrono puede ser de módulo 4.
3. De los manuales técnicos obtener los CI TTL y CMOS que cumplen con las funciones
de los contadores, analice brevemente las tabla de verdad, diagramas de tiempo.

Contador binario síncrono de 4 bits 74hc162

Este integrado es de la familia CMOS , es un contador de décadas que puede inicializar

con cualquier numero BCD que este en las entras D0-D3.
Contador 74 ls190

Este CI es de la familia TTL, es un contador de décadas UP/DOWN.

4. Cual es la diferencia entre un contador asíncrono y un contador síncrono; asi como la

diferencia entre un contador convencional y un contador escalador.

Un contador asíncrono solo tiene la entrada de reloj en el primer biestable mientras

que en un contador síncrono todos los biestables están conectados con la misma señal
de reloj. Un contador convencional tiene una secuencia de estados definida en forma
ascendete o descendente, mientras que uno escalador puede cambiar de estados
entre diferentes escalas que no siguen una secuencia up/down.

5. Diseñe un contador asíncrono utilizando FF’s de tipo JK, de modulo 16,12,10.6.

TABLA DE VERDAD DEL FLIP FLOP JK

CONTADOR ASINCRONO MODULO 16

Q1 Q2 Q3 Q4
2

2
4 15 4 15 4 15 4 15
S

S
J Q J Q J Q J Q
1 1 1 1
CLK CLK CLK CLK
16 14 16 14 16 14 16 14
K Q K Q K Q K Q
R

R
3

3
74LS76 74LS76 74LS76 74LS76

R4
10k

R1 R2 R3 R5
220 220 220 220

C2
1u

Q4 Q3 Q2 Q1
LED-GREEN LED-GREEN LED-GREEN LED-GREEN

CONTADOR ASINCRONO MODULO 12

U2:C
5 6
U2:B U1:A
1
7404
3 4 2
6
4
7404
5
74LS21
1

U2:A
7404
2

U:1 U:2 U:3 U:4

2

4 15 4 15 4 15 4 15
S

J Q J Q J Q J Q
1 1 1 1
CLK CLK CLK CLK
16 14 16 14 16 14 16 14
K Q K Q K Q K Q
R

R
3

74LS76 74LS76 74LS76 74LS76

U4:A R4
10k
2
3
1
R1 R2 R3 R5
220 220 220 220 7408

Q4 Q3 Q2 Q1 C2
LED-GREEN LED-GREEN LED-GREEN LED-GREEN 1u

CONTADOR ASINCRONO MODULO 10

 U2:C
5 6

1 U1:A
7404
U2:B 2
6
3 4 4
5
74LS21
7404

1
U2:A
7404

2
U:1 U:2 U:3 U:4

2
4 15 4 15 4 15 4 15

S
J Q J Q J Q J Q
1 1 1 1
CLK CLK CLK CLK
16 14 16 14 16 14 16 14
K Q K Q K Q K Q

R
3

3
74LS76 74LS76 74LS76 74LS76

U4:A R4
10k
2
3
1
R1 R2 R3 R5
220 220 220 220 7408

Q4 Q3 Q2 Q1 C2
LED-GREEN LED-GREEN LED-GREEN LED-GREEN 1u

CONTADOR ASINCRNO MODULO 6

U2:C
5 6
U1:A
1
7404
2 12
13

7411

1
U2:A
7404

U:1 U:2 U:3

2

4 15 4 15 4 15
S

J Q J Q J Q
1 1 1
CLK CLK CLK
16 14 16 14 16 14
K Q K Q K Q
R

R
3

74LS76 74LS76 74LS76

U4:A R4
10k
2
3
1
R2 R3 R5
220 220 220 7408

Q3 Q2 Q1 C2
LED-GREEN LED-GREEN LED-GREEN 1u
 6. Diseñar un contador descendente modulo 13 , utilizando FF’s tipo D.
TABLA DE VERDAD DEL FF D

TABLA DE HABILITACION DEL FF D

Qn Q n+1 D

0 0 0

0 1 1

1 0 0

1 1 1

TABLA DE ESTADOS DEL CONTADOR DESCENDENTE MODULO 13

EST. Q4n Q3n Q2n Qn D4 D3 D2 D1

12 1 1 0 0 1 0 1 1

11 1 0 1 1 1 0 1 0

10 1 0 1 0 1 0 0 1

9 1 0 0 1 1 0 0 0

8 1 0 0 0 0 1 1 1

7 0 1 1 1 0 1 1 0

6 0 1 1 0 0 1 0 1

5 0 1 0 1 0 1 0 0

4 0 1 0 0 0 0 1 1

3 0 0 1 1 0 0 1 0

2 0 0 1 0 0 0 0 1

1 0 0 0 1 0 0 0 0

0 0 0 0 0 1 1 0 0

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:

 D4 =Q4 n . ( Qn +Q2 n+ Q3 n) + Q́4 n Q́3 n Q́2 n Q́ n D3=Q3 n ( Q2 n +Qn ) + Q́3 n Q́2n Q́n

D2=Qn Q2 n + Q́n Q́2 n (Q3 n +Q4 n) D1=Q́n (Q 2n +Q 4 n+ Q3 n)

Luego de este aná lisis realizamos la respectiva implementació n mostrada en la figura

U6:B
5
U5:A 6
13 U5:B 4
12 2 5
1 6 4 7432
3
7411
7411
U4:B U4:C
5 10 U6:D
10

6 8 13
4 U6:C 9 11
7432 12
2

7408 7408
U6:A 7432
7432

U1:A U1:B U2:A U2:B

8
10

10
4

2 5 12 9 2 5 12 9
S

D Q D Q D Q D Q
3

3 11 3 11
CLK CLK CLK CLK
6 8 6 8
3

Q Q Q Q
R

U7:A
1

13

13

7474 7474 7474 7432 7474

U4:A
U3:A
1

2
3 8
1 9 2
1
7408 U4:D
4075 U3:B 12
3 11
4 6 13
5 R4
7408 10k
4075 1 U9:A
2
6
4
5
R1 R2 R3 R5 74HC21
220 220 220 220 C2
1u

D1 D2 D3 D4
LED-YELLOW LED-YELLOW LED-YELLOW LED-YELLOW

7. Diseñar un contador UP/DOWN modulo 10; utilizando FF’s de tipo JK y tipo D.

A) Utilizando flip flops D
 TABLA DE HABILITACION DEL FF D

Qn Q n+1 D

0 0 0

0 1 1

1 0 0

1 1 1

El diseñ o de este contador se compone de dos partes: primero elaboraremos una tabla de estados
para un contador UP modulo 10 y luego el contador DOWN modulo 10 también, para finalmente
unificarlos.

Realizaremos el circuito UP implementándolo acorde a la siguiente tabla de estados:

TABLA DE ESTADOS DEL CONTADOR UP MODULO 10

EST. Q4n Q3n Q2n Qn D4 D3 D2 D1

0 0 0 0 0 0 0 0 1

1 0 0 0 1 0 0 1 0

2 0 0 1 0 0 0 1 1

3 0 0 1 1 0 1 0 0

4 0 1 0 0 0 1 0 1

5 0 1 0 1 0 1 1 0

6 0 1 1 0 0 1 1 1

7 0 1 1 1 1 0 0 0

8 1 0 0 0 1 0 0 1

9 1 0 0 1 0 0 0 0

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:

 D4 =Q́n Q 4 n +Qn Q 2n Q3 n D3=Q́ n Q3 n +Q3 n Q´2 n +Qn Q2 n Q´3 n

D 2=Q́ n Q 2 n +Q n Q́ 2 n Q́ 4 n D 1=Q́ 4 n Q́ n

Ahora realizaremos el circuito DOWN implementándolo acorde a la siguiente tabla de estados:

TABLA DE ESTADOS DEL CONTADOR DOWN MODULO 10

EST. Q4n Q3n Q2n Qn D4 D3 D2 D1

9 1 0 0 1 1 0 0 0

8 1 0 0 0 0 1 1 1

7 0 1 1 1 0 1 1 0

6 0 1 1 0 0 1 0 1

5 0 1 0 1 0 1 0 0

4 0 1 0 0 0 0 1 1

3 0 0 1 1 0 0 1 0

2 0 0 1 0 0 0 0 1

1 0 0 0 1 0 0 0 0

0 0 0 0 0 1 0 0 1

Nuevamente realizamos para cada salida su respectivo mapa de Karnaugh:

 D 4 =Q n Q 4 n + Q́ n Q́ 2n Q́ 3 n Q́ 4 n D 3=Q 2 n Q 3 n+ Q n Q 3 n + Q́ n Q 4 n

D 2=Q́ n Q 4 n +Qn Q 2 n + Q́ n Q́ 2 n Q 3 n D 1=Q́ n

El siguiente paso es unificar ambos circuitos. Para esta instancia se opta por tomar una señ alo de
control C, la cual nos permitirá elegir si deseamos obtener el Contador UP (C=1) y DOWN (C=0) los
cuales será n representados por C cuando es UP y Ć cuando es DOWN.

Esto precisamente nos dará como resultado nuevas fó rmulas:

D1=( Q́4 n Q́n ) .C +Qn . Ć

D2=( Q́n Q2 n +Qn Q́2 n Q́4 n) C + ( Q́n Q 4 n +Qn Q2 n+ Q́n Q́2 n Q3 n ) Ć
D3=( Q́n Q3 n +Q3 n Q´2 n+Q n Q2 n Q´3 n) C + ( Q2 n Q3 n+Q n Q3 n + Q́n Q4 n ) Ć
D4 =( Q́n Q4 n +Qn Q2 n Q3 n ) C+ ( Q n Q4 n + Q́n Q́2n Q́3 n Q́ 4 n ) Ć

Esto lo ponemos en manifiesto en la siguiente implementació n:

 U1:A U1:B U2:A U2:B

10

10
4

4
2 5 12 9 2 5 12 9
D Q D Q D Q D Q

S
3 CLK 11 CLK 3 CLK 11 CLK
6 8 6 8
Q Q Q Q

R
11
3

8
U5:A U5:C U5:D U12:C

1
7474

13
7474

1
7474

13
7474
7432 7432 7432 7432

10

12

13

10
U4:A
1

1
2 12 R4
U8:A 13 10k
7404
7411

2
U3:A
1
3
2 C2
1u
7408
U3:B
4
6
5 U5:B
4 U3:C R1 R2 R3 R5
7408 6 9 220 220 220 220
5 8
U4:B 10
3 7432
4 6 7408
5
D1 D2 D3 D4
7411 LED- YELLOW LED-YE LLOW LE D-YELLOW LED- YELLOW
U3:D
12
11
13

7408
U6:A U7:A
1 1 U6:B
3 2 9 4
2 8 6
5
7408 4075
7408
U4:C
9
10 8
11

7411

U6:C
9
8
10

7408
U10:A
U6:D U7:B 1
12 3 3
11 4 6 2
13 5
7408
7408 4075

U9:A
1
2 12
13

7411
U10:B
4
6
5

7408
U11:A
U10:C U7:C 1
9 11 3
8 12 10 2
10 13
7408
7408 4075
U10:D
12
11
13

7408
U11:B
4
6 U11:C
5 U12:A 9
1 8
7408 3 10
2
U9:B 7408
3 7432
4 6
5

7411
U11:D
12
11 U14:A
13 U12:B 1
4 3
7408 6 2
5
1 U13:A 7408
2 7432
6
4
5
74HC21

B) UTILIZANDO FLIP FLOP JK

TABLA DE HABILITACION DEL FF JK

Qn Q n+1 J K

0 0 0 X

0 1 1 X

1 0 X 1

1 1 X 0

TABLA DE ESTADOS DEL CONTADOR UP MODULO 10 CON FF’s JK

EST. Q4n Q3n Q2n Qn J4 K4 J3 K3 J2 K2 J1 K1

0 0 0 0 0 0 X 0 X 0 X 1 X

1 0 0 0 1 0 X 0 X 1 X X 1

2 0 0 1 0 0 X 0 X X 0 1 X

3 0 0 1 1 0 X 1 X X 1 X 1

4 0 1 0 0 0 X X 0 0 X 1 X

5 0 1 0 1 0 X X 0 1 X X 1

6 0 1 1 0 0 X X 0 X 0 1 X
 7 0 1 1 1 1 X X 1 X 1 X 1

8 1 0 0 0 X 0 0 X 0 X 1 X

9 1 0 0 1 X 1 0 X 0 X X 1

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh; sin embargo a
simple observació n notamos que: J 1=1 y K 1=1 . Las demá s fó rmulas son:

J 4 =Q n Q 2n Q 3 n K 4 =Q n J 3=Q n Q 2 n

K 3=Q n Q2 n J 2=Q n Q´4 n K 2=Q n

Ahora realizaremos el circuito DOWN implementándolo acorde a la siguiente tabla de estados:

TABLA DE ESTADOS DEL CONTADOR DOWN MODULO 10 CON FF’s JK

EST. Q4n Q3n Q2n Qn J4 K4 J3 K3 J2 K2 J1 K1

9 1 0 0 1 X 0 0 X 0 X X 1

8 1 0 0 0 X 1 1 X 1 X 1 X

7 0 1 1 1 0 X X 0 X 0 X 1

6 0 1 1 0 0 X X 0 X 1 1 X

5 0 1 0 1 0 X X 0 0 X X 1

4 0 1 0 0 0 X X 1 1 X 1 X

3 0 0 1 1 0 X 0 X X 0 X 1
 2 0 0 1 0 0 X 0 X X 1 1 X

1 0 0 0 1 0 X 0 X 0 X X 1

0 0 0 0 0 1 X 0 X 0 X 1 X

Observando esto realizamos para cada salida su respectivo mapa de Karnaugh; sin embargo a
simple observació n notamos que: J 1=1 y K 1=1 . Las demá s fó rmulas son:

J 4 =Q́n Q́2n Q́3 n K 4 =Q́n J 3=Q́ n Q4 n

K 3=Q́ n Q́2 n J 2=Q́n . ( Q3 n +Q4 n ) K 2=Q́ n

El siguiente paso es unificar ambos circuitos. Para esta instancia se opta por tomar una señ alo de
control C, la cual nos permitirá elegir si deseamos obtener el Contador UP (C=1) y DOWN (C=0) los
cuales será n representados por C cuando es UP y Ć cuando es DOWN.
Esto precisamente nos dará como resultado nuevas fó rmulas:

J 4 =( Qn Q2 n Q3 n ) C+ ( Q́n Q́2 n Q́3 n ) Ć

´ C)
K 4 =( Q n ⨁
J 3=( Q n Q 2 n ) C+( Q́¿¿ n Q 4 n ) Ć ¿
K 3=( Qn Q2 n ) C+ ( Q́n Q́2 n ) Ć
J 2=( Qn Q´4 n ) C+ Q́n . ( Q3 n+Q 4 n ) Ć
´ )
K 2=( Q n ⨁C
J 1=1
K 1=1
Esto lo ponemos en manifiesto en la siguiente implementació n:

U2:B U1:A U1:B U2:A

2
9 11 4 15 9 11 4 15

S
J Q J Q J Q J Q
6 1 6 1
CL K CL K C LK C LK

0 12
K Q
10 16
K Q
14 12
K Q
10 16
K Q
14
R

R
6

4
8

3
7476 7476

11
7476 7476
1

8
U 7:B U10 :B
U 5:A U4:B U10:A U4:C U4:D 7432 4 077
74 04 7432 4 077 7432 7432
U3:A
2

1
2 12
13

6
R4
4

10

12

13
74 11
1 0k
U4:A
1
3
2

74 32 U3:B
3 C2
4 6 1u
5

U3:C R1 R2 R3 R5
7 411 2 20 2 20 220 2 20
9
10 8
11

74 11
D1 D2 D3 D4
U6:A L ED -Y ELLOW L ED-YELLOW LED -Y EL LOW L ED-YELLOW
1
2 12
13

74 11

U7:A
1 U8:A
3 1
2 3
2
74 08
7 408
1 U9:A
2
6
4
5
74 HC21

9 U9:B
10
8
12
13
74 HC21

X. BIBLIOGRAFÍA

1. Louis Nashelsky. Fundamentos de tecnología digital. 1ª Edición. Noriega Editores,Limusa.

2. Ronald J. Tocci. Sistemas digitales, principios y aplicaciones. Biblioteca UDB.