UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

“UNIVERSIDAD NACIONAL
MAYOR DE SAN MARCOS”
(DECANA DE AMERICA)
EXAMEN PARCIAL

PROFESOR: ALARCON MATUTTI, RUBEN

VIRGILIO
ALUMNO: HUANUCO BALTAZAR,
RONALDINO

GRUPO: G-2

FECHA DE ENTREGA: 04/08/2020

LIMA-PERÚ
2020

FIEE - UNMSM 1
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

TRABAJO PRÁCTICO 7
1. Diseñar un circuito para convertir (ABCD) en código BCD natural a
(XYWZ) en código GRAY. Usar un FA de 4bits y solo una puerta OR.

BCD NATURAL CÓDIGO GRAY

N° A B C D X Y W Z
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 1
3 0 0 1 1 0 0 1 0
4 0 1 0 0 0 1 1 0
5 0 1 0 1 0 1 1 1
6 0 1 1 0 0 1 0 1
7 0 1 1 1 0 1 0 0
8 1 0 0 0 1 1 0 0
9 1 0 0 1 1 1 0 1
10 1 0 1 0 1 1 1 1
11 1 0 1 1 1 1 1 0
12 1 1 0 0 1 0 1 0
13 1 1 0 1 1 0 1 1
14 1 1 1 0 1 0 0 1
15 1 1 1 1 1 0 0 0

CONVERTIDOR

FIEE - UNMSM 2
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Procedimiento
• Armamos el circuito interno de sumador total (FA) con funciones booleanas
según el esquema del sumador total.

• Ahora mostramos de (FA) externo del sumador para luego guardarlo como
un integrado y obtener lo que se está pidiendo.

FIEE - UNMSM 3
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

• Se obtendrá el integrado mostrado que convierte de BCD a código

GRAY de cuatro bits.

• Finalmente implementando con las entradas y salidas tenemos:

FIEE - UNMSM 4
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
Probamos algunas condiciones de acuerdo a la tabla
mostrado:

BCD NATURAL CÓDIGO GRAY

A B C D X Y W Z
0 1 1 1 0 1 0 0

Según la tabla mostrado se puede apreciar que el circuito convierte de

entradas BCD Natural a Código GRAY. En la entrada solo D=1 y A, B y C
están en cero (0).
Tener en cuenta que LED encendido UNO (1) y por lo contrario LED

apagado CERO (0).

BCD NATURAL CÓDIGO GRAY
A B C D X Y W Z
0 0 0 1 0 0 0 1

Según la tabla mostrado se puede apreciar que el circuito convierte de

entradas BCD Natural a Código GRAY. En la entrada solo A=0 y A, B y C
están en uno (0).

FIEE - UNMSM 5
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

BCD NATURAL CÓDIGO GRAY

A B C D X Y W Z
1 1 1 0 1 0 0 1

Según la tabla mostrado se puede apreciar que el circuito convierte de

entradas BCD Natural a Código GRAY. En la entrada solo D=0 y A, B
y C están en uno (0), conteniendo en la salida

Según la tabla mostrado se puede apreciar que el circuito convierte de

entradas BCD Natural a Código GRAY. En la entrada solo D=0 y A, B
y C están en uno (0), conteniendo en la salida.

FIEE - UNMSM 6
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

2. Diseñar un circuito para convertir (ABCD) en código BCD con pesos

(2-2-4-1) a (XYWZ) en código BCD natural.
Usar un FA de 4bits y alguna puerta simple de ser necesario.

Decimal Código BCD BCD natural

0 0000 0000
1 0001 0001
2 0100 0010
3 0101 0011
4 0010 0100
5 0011 0101
6 0110 0110
7 0111 0111
8 1110 1000
9 1111 1001

CIRCUITO SUMADOR COMPLETO

FIEE - UNMSM 7
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Procedimiento:
• Armamos el circuito interno sumador completo (FA)

• Ahora mostramos de (FA) externo.

FIEE - UNMSM 8
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

• Para finalmente obtener el integrado Sumador Completo

• Mostraremos algunas operaciones para verificar el funcionamiento del

sumador.
Código BCD BCD natural
0101 0011

Se puede apreciar que las entradas A y C están en cero (0) y las entradas
B y C están en uno (1)

FIEE - UNMSM 9
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
Código BCD BCD natural
0011 0101

Se puede apreciar que las entradas A y B están en cero (0) y las entradas
C y D están en uno (1) y a la salida obtenemos BCD natural que es correcto
según la tabla mostrada.

0011 0101

Código BCD BCD natural

1110 1000

Se puede apreciar que la entrada D=0 y las entradas A, B, C están en uno

(1).

FIEE - UNMSM 10
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
Se aprecia que todas las entradas en uno (1) y a la salida se
obtiene BCD narural.

3. Usando el MAX+plus II u otro similar como simulador funcional VHDL (no

considerar retardos), se pide:
• adjuntar el archivo *.vhd
• escribir el código VHDL, compilar y simular para verificar su
funcionamiento.
• explicar el código VHDL incluyendo comentarios.
• incluir la vista de pantalla de su simulación temporal adecuada para validar
el código VHDL.

FIEE - UNMSM 11
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
Código VHDL

Se puede apreciar que el código compila correctamente.

Primera condición cuando D toma el valor de cero (0) se realiza la

operación de suma.
D=0→A+B

Segunda condición cuando D toma el valor de uno (1) se realiza la

operación de resta.

FIEE - UNMSM 12
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

D=1→A−B

FIEE - UNMSM 13