Gate Drives para MOSFETs e IGBTs

Este documento presenta las estrategias más comunes para el manejo de la compuerta de un MOSFET de potencia. Estas
estrategias se traducen en circuitos denominados gate-drivers o manejadores de compuerta. Los gate-drivers deben tener
la capacidad de manejar la compuerta de los dispositivos adaptándose a las distintas ubicaciones de los MOSFETs en los
circuitos de potencia. Un MOSFET puede tener una disposición en la cual su terminal común (Drain o Source) no tiene la
misma referencia que la fuente de potencia, o del resto del circuito, y por lo tanto es necesario producir fuentes aisladas o
flotantes independientes para estas situaciones. Este documento analiza en detalle un bootstrap gate-drive para el manejo
de compuertas de dispositivos en la parta alta de un ramal de potencia.

Introducción
El encendido de un MOSFET canal N de enriquecimiento
se produce cuando se transfiere suficiente carga a su
compuerta con la finalidad de crear un canal entre el Drain
y el Source que permita la circulación de corriente. Los
fabricantes normalmente proveen una curva del voltaje v gs
vs. Q g . Esta curva muestra que el proceso de encendido
o apagado de este dispositivo es un proceso no lineal
debido a la dependencia no-lineal de las capacitancias de
gate-source Cgs y gate-drain Cgd del voltaje v DS y por el
efecto Miller producido por la realimentación del drain al
gate a través de la capacitancia de realimentación v gd .

Los fabricantes acostumbran mostrar esta curva para

los MOSFETS debido a que muestra el proceso de
transferencia de carga, pero además como se analiza en la
siguiente sección, es una indicación directa de la energı́a
que almacena la compuerta en su encendido o a su vez
que debe liberar la compuerta para su apagado. La Figura Figura 1. Curva de carga del IRF640
(1) muestra la curva de carga para el IRF640 [1].
IGBT, de la manera más eficiente posible dependiendo de
La velocidad de encendido y apagado de un MOSFET la ubicación del dispositivo en el circuito de potencia. Por
depende de la capacidad de transferencia de carga del eficiencia, se entiende con las menores pérdidas posibles
circuito manejador de compuerta (gate-drive). La Figura en el circuito driver.
(2) muestra un circuito de simulación sencillo en el
cual se varia la resistencia de gate R7 entre 10Ω, 500Ω y Potencia de un Gate-Drive
100 Ω, y la Figura (3) muestra los resultados de simulación. Considere para el análisis inicialmente el encendido del
dispositivo. En este caso la corriente que ingresa a la
Como se puede observar en la Figura (3) la velocidad compuerta del dispositivo es:
de encendido y apagado del dispositivo dependen de la
resistencia R7. Esta resistencia se encarga de limitar la v g − v gs
ig = (1)
corriente que ingresa y sale a la compuerta del dispositivo rg
y por lo tanto cambiando la constante de carga y descarga
donde r g es la resistencia de gate, v g es el voltaje aplicado
de la capacitor Ciss del MOSFET.
al gate a través de la resistencia r g y v gs es el voltaje en el
gate.
Este documento presenta distintos circuitos cuyo objetivo
es el encender y apagar un MOSFET, o en su defecto un

usfq.edu.ec Alberto Sánchez 1

 La corriente i g que circula hacia el gate es:

dq g
ig = (6)
dt

entonces, la energı́a acumulada en la compuerta del

dispositivo durante el encendido es:
Z t Z t
dq g
 
(ON ) (ON )
Eg = v gs i g dt = v gs dt
0 0 dt
Z Qg
= v gs dq g (7)
0

donde Q g es la carga total de la compuerta. Esta ultima

ecuación indica que la energı́a que el dispositivo requiere
para su activación es el area por debajo de la curva de
carga.
Figura 2. Circuito de prueba de gate

La energı́a que suministra el circuito gate-drive E

menos la energı́a almacenada en el gate Eg es la energı́a
que consumió la resistencia r g durante el encendido. La
Figura (4) muestra esta relación en la curva v gs vs Q g .

Figura 4. Relación de energı́a transferida, almacenada y consumida

Figura 3. Respuesta del gate a un pulso de encendido y apagado. en la compuerta de un MOSFET

El voltaje v gs es entonces,
Durante el apagado la resistencia de gate r g consume
v gs = v g − i g r g (2) la energı́a almacenada en el gate del dipositivo. La
potencia promedio consumida por el gate-drive durante
La carga transferida a la compuerta se puede calcular un ciclo de conmutación PG puede calcularse mediante la
como: multiplicación de la energı́a suministrada por el drive por
Z t
(ON ) la frecuencia.
Qg = i g dt (3)
0
PG = E f sw
La energı́a transferida desde el gate-drive hacia la = Vg Q g f sw (8)
compuerta durante el encendido es,
= Ciss Vg2 f sw (9)
Z t
(ON )
E= v g i g dt (4) La estimación de la potencia utilizando esta ultima
0
expresión que utiliza la capacitancia Ciss resulta en un
Ya que el voltaje que suministra el gate-drive v g se asume valor muy distinto al valor real debido a la variación
constante (Vg ), la energia que entrega el gate drive se no-lineal de esta capacitancia y su dependencia de los
puede escribir como, voltajes v DS y v gs .
Z t Z t
(ON ) (ON )
E= Vg i g dt = Vg i g dt
0 0
= Vg Q g (5)
Figura 5. Gate-Drive simple
Figura 6. Conversión de niveles de voltaje
Low-Side Gate-Drives
Un gate-drive (manejador de compuerta) simple se transistores bipolares en lugar de MOSFETS, ya que las
muestra en la Figura (5). La figura muestra las principales pérdidas asociadas serán proporcionales a la corriente y
caracterı́sticas que debe proveer un circuito manejador no al cuadrado de la corriente. La Figura (7) muestra un
de compuerta de MOSFET y las cuales se resumen a esquema de la configuración Push-Pull.
continuación.
PBJT = Vce(sat) Ic
Pulso de voltaje suficientemente alto para proveer 2
la transferencia de carga necesaria, y suficientemente PMOSFET = R DS(on) ID
bajo para retirar la carga de la compuerta, y con
la capacidad de entrega de corriente suficiente para
cargar la compuerta en el tiempo requerido.
Resistencia de compuerta R1 que permita conmutar
a la velocidad requerida y minimizar las pérdidas por
conmutación.
Resistencia R2 para descargar la compuerta cuando la
señal de entrada demanda el apagado del dispositivo.

En la actualidad las señales de encendido y apagado

son producidas por circuitos digitales, los cuales adolecen
de niveles de tensión suficientemente altas, capacidad
de suministro/absorción de corriente, y aislamiento de
protección con el circuito de potencia.

Conversión de niveles de tensión

El cambio de nivel de tensión y aumento en la capacidad
de corriente se puede realizar con un circuito de
conversión como el que se muestra en la Figura (6). En
este circuito un incremento en las resistencia en serie R2 y
R3 producirı́a un incremento en el tiempo de conmutación
lo que a su vez se traduce en una mayor disipación de
potencia en el MOSFET. Adicionalmente, un decremento
en la resistencia R2 aumenta la corriente circulando por el
transistor Q1 lo que aumenta las pérdidas en el circuito
gate-drive.
La principal desventaja del circuito de la Figura (6) es
la pérdida asociada a las resistencias R2 y R3, ya que
si se requiere conmutar a alta velocidad la demanda de
corriente en el encendido y en el apagado es significativa y
las pérdidas asociadas por la presencia de las resistencias
R2 y R3 es proporcional al cuadrado de la corriente
suministrada y absorbida por el gate-drive.
Push-Pull
Para disminuir las pérdidas en el gate-drive se puede
utilizar una configuración de transistores push-pull.
Debido a que la demanda de corriente es significativa en
el encendido y en el apagado, es recomendable el uso de
Figura 7. Driver Push-Pull
La fuente de pulso representa una salida digital TTL o
CMOS. Los transistores Q3 y Q4 conmutan de forma
complementaria. La resistencia R4 permite ajustar la
velocidad con la que la compuerta del transistor Q2 se
carga y se descarga. En general, el circuito push-pull debe
tener la capacidad de inyectar y retirar la carga Qg de la
compuerta en un tiempo que debe ser menor al tiempo de
conmutación1 .
Existen varias mejoras que se pueden realizar sobre este
driver para incrementar su respuesta de frecuencia, como
las siguientes:
1. Utilizar resistencias distintas para la carga y descarga
de la compuerta. Esto se logra utilizando un circuito en
paralelo con dos diodos en serie con las resistencias de
carga y descarga.
1
Como criterio de diseño se puede considerar que el tiempo de encendido
y apagado debe ser al menos unas 10 veces más pequeño que el tiempo
más corto que el dispositivo está encendido o apagado (peor condición)
Figura 8. Driver Push-Pull con fuente bipolar

2. Incorporar otro transistor en configuración darlington

con Q4 para incrementar la ganancia de corriente. Al
utilizar un darlington en lugar de un solo transistor,
la ganancia de corriente de carga de la compuerta se
incrementa significativamente, lo que se traduce en una
activación más rápida del dispositivo.
3. Finalmente, utilizar dos fuentes para aplicar un voltaje
positivo en la compuerta en el encendido y uno
negativo en el apagado. Al aplicar un voltaje negativo
Figura 9. Tiempos de encedido y apagado
en el apagado se logra retirar carga de la compuerta
a mayor velocidad, lo que acelera el apagado del de estos elementos se requiere escoger los transistores Q3
dispositivo. y Q4. Estos transistores deben primordialmente tener un
El seleccionar cualquiera de estas alternativas de mejora capacidad de corriente mayor a los 280mA requeridos y
depende de las condiciones del diseño. La Figura (8) poder conmutar en un tiempo menor a los 250ns.
muestra el driver con estas mejoras.
Los transistores TIP41 (NPN) y TIP42 (PNP) son posibles
Ejemplo de diseño candidatos para esta función dado que:
Considere el diseño de un gate-driver tipo push-pull
Tiempos ton ≈ 200ns @Ic = 300mA Figura 3 y
con pulso positivo y negativo para que un MOSFET
to f f ≈ 200ns @Ic = 300mA Figura 6 del datasheet del
IRF640 conmute a 20kHz con una relación de trabajo que
fabricante [2]. Estos valores de tiempo mejoran con el
varı́a entre el 5 % y el 95 %. La fuente de potencia es de
aumento de la corriente de colector, por lo que para el
200Vdc y las fuentes disponibles para el gate-driver son de
diseño se puede considerar una corriente mayor para
+20Vdc y -10Vdc. Considere que el circuito generador de
asegurar una transición más rápida.
pulsos tiene como salida un transistor bipolar tipo 2N3904.
IC /IB = h FE = 10
El diseño parte de los requerimientos de tiempo de Vce(sat) = 1,5V
encendido y apagado del dispositivo. El menor intervalo
de tiempo en el cual el dispositivo debe conmutar es en Si se considera una corriente IG = 500mA para la carga y
cualquiera de los extremos. Es decir, cuando opera al descarga, entonces las resistencia R7 y R8 se calculan de la
5 % o al 95 %. En cualquiera de estos casos, el dispositivo siguiente manera,
debe haber terminado de encender o apagar en un tiempo V1 − Vce(sat) − Vth − Vgp
menor a 2.5µs. Por lo tanto se puede considerar que el R6 =
encendido y el apagado se debe realizar en un tiempo IG
al menos 10 veces menor. Se considera entonces que +20V − 1,5V − 0,7V − 7V
= = 21,6Ω ≈ 22Ω
ton ≈ toff ≈ 250ns. La Figura (9) muestra un diagrama de 500mA
estos tiempos.
⇒ Vgs = 20V − 1,5V − 0,7V = 17,8V
Con estos tiempos de encendido y apagado, y
considerando que la carga de la compuerta es de Vgs − Vce(sat) − Vth − V2
70nC según el datasheet del fabricante [1], la corriente R7 =
IG
promedio que debe inyectar o retirar el driver es de:
+17,8V − 1,5V − 0,7V − (−10V )
= = 51,2Ω ≈ 51Ω
70nC 500mA
IG ≥ = 280mA
250ns
Las resistencia R6 y R7 limitan la corriente en el encendido La resistencia R5 regula la corriente que activa las bases de
y apagado del dispositivo respectivamente. Para el cálculo Q2 y Q4, y debe ser lo suficientemente alta para asegurar
Figura 10. Gate-Driver Bipolar en OrCAD

la saturación de estos. El transistor Q4 (TIP42) con una Por lo tanto para garantizar una saturación completa del
corriente de 500mA requiere de 50mA circulando por transistor se trabaja con un β ≈ 10. La corriente de base de
su base, por lo tanto para el caso de la descarga de la Q1 es,
compuerta R5 debe cumplir con,
Ib(sat)Q1 = 127mA/10 = 12,7mA ≈ 10mA
Vce(sat)Q4 = VbeQ4 + VR5 + Vce(sat)Q1
Vce(sat)Q4 − VbeQ4 − Vce(sat)Q1 Para garantizar la corriente por la base de Q1 se fijan
⇒ R5 ≤ las corrientes que circulan por R1, R2 y R3 mediante los
IG /h FE voltajes VbeQ1 , Vth y Vz . Si se fija la corriente por R4 en
1,5 − 0,6 − 0,2 1mA, la corriente que circula por R2 es de al menos 11mA.
R5 ≤ = 14 Ω
500mA/10 Por lo tanto,

Para el caso de la carga el resistor R5 debe cumplir con, VbeQ1 0,65

R3 = = = 650Ω ≈ 680Ω
IR4 1mA
Vce(sat)Q3 = VR4 + VR5 + VbeQ2 + VbeQ3
Vce(sat)Q3 − VbeQ2 − VbeQ3 Si se escoge un diodo zener de 15V, entonces el valor de la
⇒ R4 + R5 ≤ resistencia de R2 es,
IG /(h FEQ2 h FEQ3 )
1,5 − 0,6 − 0,7 Vz − Vth − VbeQ1
R4 + R5 ≤ R2 ≤
500mA/(1000) IR2
≤ 400 Ω 15V − 0,7V − 0,65V
R2 ≤ = 1241Ω ≈ 1,2KΩ
11mA
Estos cálculos se han realizado asumiendo que Q1 y
Un diodo zener de 15V es el 1N4744 el cual tiene una
Q2 son transistores de señal estándar del tipo 2N3904
potencia de disipación de 1W e Iz > 10mA. Entonces para
o 2N2222. Entonces, se puede escoger R5 = 10 Ω y
asegurar su polarización se puede fijar la corriente por el
R4 = 390 Ω.
zener en la peor condición en 15mA. La peor condición
de regulación es cuando Q1 esta abierto; es decir, cuando
La máxima corriente que conduce Q1 es durante la
circulan 12,5mA por R2.
descarga de la compuerta. En este intervalo de tiempo la
corriente Ic Q1 es la suma de las corrientes que circulan por V1 + V2 − Vz 30V − 15V
R4 y R5. R1 ≤ = = 545,46Ω
Iz + IR2 15mA + 12,5mA
R1 ≈ 510Ω
Ic Q1(max) = IR4 + IR5
V1 + V2 − Vce(sat)Q1 30V − 0,2V
IR4 = = = 76,4mA
R4 390Ω
IR5 = IG /h FEQ4 = 50mA La Figura (10) muestra el circuito de simulación realizado
en OrCAD. La Figura (11) muestra el comportamiento
Ic Q1(max) = 76,4mA + 50mA = 126,4mA de la compuerta en un ciclo de carga y descarga. En la
figura se observa que la compuerta se carga y se descarga

Figura 11. Respuesta del Gate-Driver Bipolar. a) Carga y descarga
de la compuerta b) Corriente de gate c) Voltaje v gs
en aproximadamente 300ns, muy cercanos a los 250ns
de la meta de diseño, con aproximadamente 100nC. La
corriente de carga y descarga alcanza un pico de 500mA,
tal como se habı́a propuesto en el diseño.
High-Side Gate-Drives
Las configuraciones presentadas hasta el momento
consideran que la referencia del gate-drive, del
dispositivo y de la fuente de potencia son comunes.
En varias configuraciones de convertidores el dispositivo
semiconductor de potencia no tiene la misma referencia; es
decir, el Drain no se conecta a la referencia del circuito de
potencia. Esto implica que el voltaje de gate que el circuito
gate-driver tiene que suministrar serı́a comparable con el
voltaje de la fuente de potencia, lo cual es impráctico.
Lo conveniente es que la fuente del gate-driver
se encuentre referenciada con respecto al Drain del
dispositivo semiconductor. Esto requiere la realización
de circuitos con fuentes flotantes. A continuación se
describen algunas opciones.
Bootstrap Gate-Drive
Bootstraping es uno de los métodos más utilizados en
circuitos drivers para crear fuentes flotantes que permitan
controlar el voltaje de compuerta de dispositivos que no
se encuentran directamente conectados a la referencia
del circuito, como por ejemplo en el puente alto o en un
convertidor Buck como se muestran en la Figura (12).
Los circuitos bootstrap fueron inicialmente introducidos
con la finalidad de mejorar las impedancias de entrada
Figura 12. Ejemplos de circuitos con dispositivos que requieren de
fuentes flotantes a) Medio puente b) Convertidor Buck.
de amplificadores mediante el uso de un capacitor para
independizar la impedancia vista por el circuito de
polarización del que se observa para el circuito AC [3]. Los
circuitos bootstrap utilizados en electrónica de potencia
para proveer una fuente flotante que permita manejar
la compuerta de un dispositivo son significativamente
distintos de los antes citados.
Un bootstrap para crear fuentes flotantes basa su
operación en la conservación de la carga de un capacitor;
es decir la incapacidad de cambiar de forma instantánea
el voltaje a los terminales de un capacitor, o también
conocido como una bomba de carga.
Principio de funcionamiento
Con fines de explicación considere el circuito de la Figura
(13) el cual es un medio puente también conocido como
una rama o leg en inglés.
Figura 13. Bootstrap-driver del semiconductor del lado alto de un
medio puente.
Los transistores Q1 y Q2 operan en corte y saturación en
forma complementaria en una configuración Push-Pull.
Cuando se desea encender el transistor M1, el transistor
Q1 inyecta corriente a la compuerta del transistor M1 a
través de la resistencia R5 y carga la capacitancia Ciss M1 .
A su vez, cuando se quiere apagar M1 actúa el transistor
Q2, el cual retira carga de la capacitancia Ciss M1 a través de
la misma resistencia R5. Como se presentó en la sección
anterior, la configuración de la resistencia R5 puede ser
ajustada para la carga y descarga según las necesidades de
operación del dispositivo M1. Es importante recordar, que
los transistores M1 y M2 operan de forma complementaria
para no causar un corto-circuito a la fuente VPOWER.
El diodo DBOOT , la resistencia R BOOT y el capacitor
CBOOT son las partes constitutivas del circuito bootstrap.
Estos elementos son los encargados de proveer una fuente
flotante para polarizar adecuadamente a Q1 y Q2.
Análisis del circuito
La operación del circuito es sencilla. El capacitor CBOOT se
carga durante el periodo activo del lado bajo del puente; es
decir, cuando M2 conduce (ON) y M1 no conduce (OFF).
En este intervalo de tiempo, debido a que M2 conduce el
nodo N3 se encuentra a 0V polarizando al diodo DBOOT
directamente, lo cual permite un flujo de corriente de carga
del capacitor CBOOT desde la fuente VGATE como se
muestra en la Figura (14).
Figura 14. Flujo de corriente de carga de CBOOT .
Al final del ciclo de operación del lado inferior del
ramal, M2 se apaga y M1 se enciende forzando al nodo
N3 al nivel de tensión de VPOWER, y al nodo N1 a
VPOWER + Vc BOOT , lo cual a su vez polariza de forma
inversa al diodo DBOOT desconectando al suministro de
la fuente VGATE. En esta condición el capacitor CBOOT ,
cuyo terminal negativo está conectado al terminal Source
del MOSFET M1, y que se encuentra cargado al voltaje
VGATE − Vth polariza al transistor Q1. Desde este punto,
hasta el final de ciclo de operación de la parta alta del
ramal, el capacitor CBOOT suministra toda la corriente
necesaria para la operación del circuito como se muestra
en la Figura (15)
Figura 15. Flujo de corriente de descarga de CBOOT .
Operación de CBOOT
La función del capacitor CBOOT es fundamental para la
operación del circuito. El voltaje de este elemento variará
desde un nivel mı́nimo (Vc L ) a un nivel máximo (Vc H ). La
variación de este voltaje está asociada directamente con la
carga que debe transferir este elemento hacia la compuerta
del MOSFET y para polarizar al circuito manejador (drive)
de la parta alta del ramal. La Figura (16) muestra un ciclo
de carga y descarga del capacitor.
Figura 16. Ciclo de carga y descarga de CBOOT .
El escoger el capacitor CBOOT es de suma importancia
para la operación adecuada del circuito. Un capacitor mal
dimensionado producirá efectos adversos o incluso la no
operación del circuito.
La limitación más importante en la operación de este
circuito es el tiempo de carga del capacitor CBOOT . Este
tiempo debe ser el suficiente para poder resfrescar la
carga del capacitor continuamente. Factores de operación
adversos como una relación de trabajo o frecuencia de
operación muy alta producen que el tiempo de carga
sea muy corto y por lo tanto podrı́a ser posible que
este circuito no opere adecuadamente. Adicionalmente,
pueden existir topologı́as en las cuales la carga se conecta
en serie con la trayectoria de carga del capacitor. Cuando
estos factores adversos ocurren es mejor utilizar una
bomba de carga en lugar de un bootstrap.
Un tı́pico flujo de diseño de un circuito bootstrap
busca determinar la carga total (Qcb) que el capacitor
CBOOT debe recibir y entregar durante la operación de
lado superior del ramal[4]. Una vez determinado Qcb, se
calcula el valor de CBOOT de acuerdo al rizado de voltaje
permitido en la peor condición de operación: menor
tiempo de carga y mayor tiempo de descarga (máxima
relación de trabajo).
La carga total que debe ser provista al circuito por la
fuente VGATE es,
 
Q f uente = Q G + IB To f f + Ton
= QG + IB Ts
Donde To f f y Ton son los tiempos durante los cuales
M1 se encuentra apagado y encendido respectivamente,
IB es la corriente de polarización (bias) necesaria para
polarizar al driver, IB Ton es la carga transferida a CBOOT
para almacenamiento y posterior uso; y IB To f f es la carga
consumida por el driver en el intervalo To f f .
 se alcanza en un tiempo aproximado de 4τ, entonces la
Considerando que el circuito opera comandado por condición de borde para la relación de trabajo es,
una señal PWM y que la carga es provista a través de
la resistencia R BOOT solo en el intervalo en que M1 está To f f < 4τ
apagado (To f f ), entonces la corriente promedio circulando (1 − D ) Ts < 4R BOOT CBOOT
por la resistencia R BOOT es, 4R BOOT CBOOT
⇒ D > 1− (12)
Q + IB Ts Ts
IRBOOT = G
To f f En el caso contrario, si To f f >> 4τ; es decir,

Al multiplicar y dividir esta última expresión por la

frecuencia de operación f se obtiene un expresión en 4R BOOT CBOOT
D  1− (13)
función de la relación de trabajo del dispositivo M1. Ts

Q G f + IB Entonces vdrop = ∆VcBOOT . La Figura (17) muestra este

IRBOOT =
1−D último caso (carga completa del capacitor).

donde D es la relación de trabajo definida como D =

Ton /Ts . La caı́da de tensión promedio en R BOOT es,

VRBOOT = IRBOOT R BOOT

 
Q G f + IB
= R BOOT
1−D

Esta caı́da de tensión se impone como un lı́mite en el

voltaje máximo que el capacitor puede alcanzar durante
su carga. A su vez, la carga que el capacitor debe transferir
durante el intervalo en el que el lado alto del ramal está
activo es,

Qcb = Q G + IB Ton
= QG + IB DTs

Es evidente que Q f uente > Qcb debido a las pérdidas en

la transferencia de carga hacia el capacitor. El rizado de Figura 17. Ciclo de carga y descarga de CBOOT con carga completa.
voltaje es,

Qcb Observe que el rizado de voltaje depende exclusivamente

∆VCBOOT = del valor de capacitor CBOOT , la caı́da de tensión media
CBOOT
vdrop que limita alcanzar el voltaje máximo posible VGate
Qcb
⇒ CBOOT ≤ (10) depende únicamente del resistor R BOOT . Si se escoge un
∆VC∗BOOT capacitor lo suficientemente grande de tal manera que
∆VcBOOT /2 << VRBOOT y por lo tanto se puede asumir que
Donde ∆VC∗BOOT es la especificación de diseño del rizado ∆VcBOOT es despreciable en comparación con la caı́da en
de voltaje. Comúnmente se considera un rizado de entre VRBOOT , entonces la ecuación (11) se puede escribir como,
el 3 % al 5 % del valor medio del voltaje de VCBOOT .
 
Q G f + IB
La máxima caı́da de tensión (vdrop ) provocada por la vdrop ≈ R BOOT
1−D
corriente es, !
Q G f + IB
∆VcBOOT ⇒ Dmin = 1 − R BOOT (14)
vdrop = VRBOOT + (11) v∗drop
2
Donde v∗drop es la especificación de la máxima caı́da de
La relación entre estas magnitudes se muestra en la Figura
(16). En esta figura, la curva en el intervalo de carga del tensión permitida.
capacitor se asemeja a una linea recta. Esto se debe a que
el tiempo de carga no permite que el capacitor alcance Gate-drive aislados
el valor del voltaje de la fuente VGATE , y por lo tanto lo 1. Referencias
que se muestra es un segmento de una curva de carga de [1] Vishay Siliconix. IRF640, SiHF640, 2015. S15-2667-Rev.
un capacitor que en realidad es un proceso exponencial. C, 16-Nov-1, Document Number: 9103.
En esta condición de operación ∆VcBOOT /2 << VRBOOT . En [2] On Semiconductor. TIP41G, TIP41AG, TIP41BG,
general se asume que la carga completa de un capacitor TIP41CG (NPN), TIP42G, TIP42AG, TIP42BG, TIP42CG
(PNP)- Complementary Silicon Plastic Power Transistor,
2014. Rev. 11, Publication Order Number: TIP41A/D.
[3] Paul Horowitz and Windfield Hill. The Art of
Electronics, pages 111–112. Cambridge University
Press, 3rd edition, 2015.
[4] Andrea Merello. Bootstrap Network Analysis:
Focusing on the Integrated Bootstrap Functionality.
Technical report, International Rectifier. Application
Note AN-1123.