FAMILIAS LÓGICAS  PRIMER ARTÍCULO

 Topic overview

Familias de los Circuitos Integrados Digitales

Arquitectura de equipos y sistemas informáticos

Carlos Valdivia Miranda. 4th ed. Electricidad-electrónica Madrid: Paraninfo, 2005. p17-22.
COPYRIGHT 2005 Cengage Learning Paraninfo, S.A.

Guardar artículo
Página 17

1.5. Familias de los Circuitos Integrados

Digitales
1.5.1. Escala de integración

1.5.2. Tecnología utilizada

1.5.3. Familias lógicas

1.5.4. Datos de catálogo

1.5.5. Margen de ruido

1.5.6. FAN-OUT

1.5.7. Tiempo de propagación

1.5.8. Potencia de disipación

1.5.9. Estructura de un Circuito Integrado

 Aunque se han estudiado las puertas lógicas como si se tratasen de unidades
independientes, en realidad se comercializan integradas un número de ellas en un único
circuito integrado. El número de puertas por circuito depende del número de entradas que
tenga cada una de ellas, estableciéndose una relación inversa entre entradas y puertas. Hay
dos métodos de clasificación de los circuitos integrados que depende de:

 La escala de integración.
 La tecnología utilizada.

1.5.1. Escala de integración

Una de las principales metas de los fabricantes es conseguir integrar en un único chip, o
circuito integrado, el mayor número de puertas posible. Esto ha sido posible gracias al
enorme progreso en la reducción del tamaño de los componentes.

Desde el punto de vista de la cantidad de componentes que se pueden integrar por mm2 en
un circuito integrado, existen varios grados de integración:

 SSI (Small Scale Integration o integración a pequeña escala): En este grupo

están comprendidos los circuitos de funciones lógicas elementales, como las puertas
lógicas. El número de puertas lógicas que es capaz de integrar es de 1 a 10.
 MSI (Medium Scale Integration o integración a media escala): Engloba circuitos
de aplicación general, como los circuitos combinacionales y secuenciales, que
estudiaremos en los próximos capítulos. El número de puertas lógicas que es capaz
de integrar se encuentra, aproximadamente, entre 10 y 100.
 LSI (Large Scale Integration o integración a gran escala): Son circuitos que
realizan funciones lógicas muy complejas. En este grupo se encuentran los
dispositivos propios de la lógica programable: memorias, microprocesadores, etc.; y
otros más específicos, tales como los empleados en las calculadoras. El número de
puertas que es capaz de integrar está comprendido entre 100 y 1.000.
 VLSI (Very Large Scale Integration o integración a muy gran escala): Esta
tecnología apareció en los años ochenta y es capaz de integrar entre 1.000 y 10.000
puertas lógicas.
 ULSI (Ultra Large Scale Integration o integración a ultra escala): Es la
tecnología más reciente y así se denominan los circuitos capaces de integrar más de
10.000 puertas lógicas.

1.5.2. Tecnología utilizada

Las familias lógicas se dividen en tres grandes grupos (Figura 1.31), según la tecnología de
fabricación utilizada:

 Tecnología bipolar: Utiliza para crear las puertas lógicas transistores bipolares, que
son muy rápidos, pero de un consumo elevado. La familia de circuitos integrados
más conocida (TTL) utiliza esta tecnología de integración.
  Tecnología MOS: Es más lenta que la anterior, pero su consumo es menor, lo que
ha hecho aumentar la escala de integración, ya que al consumir poco no requiere un
gran tamaño para disipar el calor. La familia lógica CMOS utiliza este tipo de
tecnología.
 Tecnología BiCMOS: Es un híbrido de las dos anteriores, consiguiendo un buen
balance entre velocidad y consumo.

Página 18  |  Inicio del artículo

Figura 1.31. Familias lógicas. 

1.5.3. Familias lógicas

A continuación, vamos a estudiar e identificar las cuatro familias más importantes de
circuitos integrados lógicos:

TTL (Transistor-Transistor Logic)

Esta familia lógica creada por Texas Instruments en 1957 utiliza el transistor de unión
bipolar para construir las puertas. Para identificar estos circuitos integrados, llevan una
nomenclatura como la que se muestra en la Figura 1.32.

Figura 1.32. Identificación de un chip TTL.

Las dos primeras cifras indican la serie. En el caso de la TTL existen dos:

 74 para la serie comercial estándar. Su funcionamiento está garantizado para

temperaturas entre 0 y 70 °C.
 54 para la serie militar, que presenta prácticamente las mismas características que la
serie 74. Su diferencia radica fundamentalmente en la temperatura de
 funcionamiento que, en este caso, está comprendida entre -55 y 125 °C. Su precio es
más elevado que el de la serie 74.

Las letras siguientes que aparecen en el circuito integrado indican la tecnología utilizada.
En la familia TTL son:

 Serie 54XXX/74XXX: Pertenece a la serie TTL estándar. Esta serie disipa 10 mW

por puerta con un tiempo de propagación de 10 ns.
 Serie 54LXXX/74LXXX (TTL Low-power): Esta serie obtiene un menor consumo
(1 mW por puerta), pero su tiempo de propagación es mucho mayor, de unos 33 ns.
 Serie 54SXXX/74SXXX (TTL Schottky): Mediante la incorporación de un
componente denominado diodo Schottky, mejora el tiempo de propagación,
reduciéndolo a 3 ns, obteniéndose una disipación de 19 mW por puerta.
 Serie 54LSXXX/74LSXXX (Low-power, Schottky): Esta serie apareció poco
después que la anterior, reduciendo considerablemente la potencia de disipación a 2
mW por puerta, pero aumentando ligeramente el tiempo de propagación a 9 ns.
 Serie 54ALSXXX/74ALSXXX (Advanced Low-power Schottky): Es una de las
más avanzadas dentro de la familia TTL, ya que disipa 1,2 mW por puerta con un
tiempo de propagación de 4 ns.
 Serie 54ASXXX/74ASXXX (Advanced Schottky): Esta serie se utiliza en
aplicaciones que requieren gran rapidez en la conmutación, ya que su tiempo de
propagación es de 1,7 ns y su potencia disipada por puerta es de 8 mW.
 Serie 54FXXX/74FXXX (FAST - Fairchild Advanced Schottky TTL): Es la
última serie que ha sacado la familia TTL, cuyo tiempo de propagación es de 3ns y
la potencia disipada por puerta es de 4 mW.

El resto de los códigos que aparecen en el circuito integrado indican de qué chip se trata.
Por ejemplo: 00 indica que son puertas NAND de dos entradas; 04, que se trata de puertas
NOT, etc. Todas estas familias anteriores tienen el mismo contenido y patillaje, variando
únicamente la velocidad, el consumo y el fan-out.

CMOS (Complementary Metal-Oxide Semiconductor)

Esta familia lógica creada por RCA en 1968 utiliza como componente básico para construir
las puertas el transistor MOS de efecto de campo. Este tipo de circuitos ofrece algunas
ventajas respecto a los de tecnología TTL, como una menor potencia de disipación, lo que
supone una mayor densidad de integración y mayor inmunidad a los ruidos. Su mayor
inconveniente hasta ahora es su baja velocidad comparada con la de las puertas TTL,
aunque está en vías de solución. Al igual que la TTL, tiene diversas tecnologías:

a) Serie 4.000 o de puerta metálica: Son las primeras CMOS, no están homologadas y cada
fabricante tiene su patillaje y símbolo.

b) Puerta de silicio: Al inicio, estas puertas eran lentas (20 ns), pero con la ventaja de que
consumían poco (0,1 mW por puerta) y, por tanto, permitían una alta integración.
Actualmente existen familias que han aumentado la velocidad considerablemente. Al igual
que en la familia TTL, dentro de ésta existe un conjunto de series desarrolladas con
posterioridad a la serie básica:

 Serie 54CXXX/74CXXX: Mantiene las propiedades y características de la

tecnología CMOS, pero su patillaje es compatible con el de la familia TTL.
 Serie 54HCXXX/74HCXXX (High Speed CMOS): No es compatible
eléctricamente con la familia TTL, pero mejora el tiempo de propagación,
ofreciendo valores del orden de 18 ns. Se alimenta con tensiones comprendidas
entre 2 y 6 V.

Página 19  |  Inicio del artículo

 Serie 54HCTXXX/74HCTXXX (High Speed CMOS-TTL): Tiene una serie de

características similar a la anterior, con la ventaja de ser compatible eléctricamente
con la familia TTL. Su tensión de alimentación es de 5 V.
 Serie 54ACXXX/74ACXXX (Advanced CMOS): Gracias a su tensión de
alimentación comprendida entre 2 y 6 V, es compatible con la serie
54HCXXX/74HCXXX, pero con la mejora de su disipación, 0,75 mW por puerta, y
de su tiempo de propagación, del orden de 11,1 ns.
 Serie 54ACTXX/74ACTXXX (Advanced CMOS-TTL): Su alimentación varía
entre 4,5 y 5,5 V, pudiéndose conectar a 5 V, de forma que permite sustituir la serie
54HCTXX/74HCTXXX y todas las series TTL, pero manteniendo las mismas
características en tiempo de propagación y potencia disipada por puerta que la serie
anterior.
 Serie 54LVXXX/74LVXXX (Low Voltage HCMOS): Se alimenta con tensiones
comprendidas entre 2 y 5,5 V, lo que ofrece una buena flexibilidad en sistemas de
3,3 V y de 5 V. Alimentada a 3,3 V, proporciona un tiempo de propagación de 5,4
ns y un consumo de 66 μW por puerta.
 Serie 54LVCXXX/74LVCXXX (Low voltage CMOS): Esta serie está diseñada
para alimentaciones de 3,3 V, aunque tolera entradas y salidas de 5 V. Reduce el
tiempo de propagación de 4 ns y la potencia disipada a 33 μW por puerta.
 Serie 54AHCXXX/74AHCXXX (Advanced High Speed CMOS): Es la evolución
de la serie HC. Se puede alimentar tanto a 3,3 V como a 5 V. Alimentada a 5 V,
proporciona un tiempo de propagación de 5,2 ns y un consumo de 0,2 mW por
puerta.
 Serie 54ALVCXXX/74ALVCXXX (Advanced Low Voltage CMOS): Reduce el
tiempo de propagación a 2 ns y el consumo a 132 μW por puerta, por lo que muchos
fabricantes utilizan esta serie en el diseño de memorias de alta velocidad. Su tensión
de alimentación es de 3,3 V.

ECL (Emitter Coupled Logic)

La familia lógica de emisor acoplado fue creada por Motorola en 1962. Utiliza la
tecnología bipolar para obtener el tiempo de propagación más bajo de todas las familias,
pero con un consumo mucho mayor. Esta elevada velocidad la consigue evitando que los
transistores lleguen a la saturación. Para ello, en lugar de utilizar una configuración en
emisor común como la TTL, emplea una configuración en colector común. Otros
inconvenientes de esta familia son: la poca variedad de dispositivos que tiene en
comparación con las familias TTL y CMOS y que requiere de alimentación negativa. Las
series que forman la familia lógica ECL son:

 MECL I y MECL II: Son las primeras series de esta familia lógica y actualmente
están obsoletas.
 MECL III: Esta serie nace en 1968 para aplicaciones de uso general, con un tiempo
de propagación del orden de 2 ns y un consumo que ronda los 50 mW por puerta.
 MECL 10K: Mejora el tiempo de propagación a 1,75 ns y reduce la disipación a 25
mW por puerta. Una importante característica de esta serie es su compatibilidad con
la anterior, lo que facilita el uso de ambas series en un mismo sistema.
 MECL 10H: Esta serie dobla la velocidad de la anterior, manteniendo la misma
disipación por puerta y tensión de alimentación (–5,2 V) que la 10K. Con un tiempo
de propagación máximo de 1 ns y una disipación de 25 mW por puerta, hace que
hoy en día aún se siga usando.
 MECL 100K: Consigue reducir el tiempo de propagación a 0,75 ns a costa de
aumentar la disipación a 50 mW por puerta y reducir la tensión de alimentación a –
4,5 V.
 ECLinPS: Esta serie reduce el tiempo de propagación a 0,33 ns y reduce la
disipación a 25 mW por puerta con una tensión de alimentación de –5,2 V.
 ECLinPS Lite: Es la serie más avanzada de la familia ECL. Reduce el tiempo de
propagación a 0,22 ns manteniendo la tensión de alimentación de –5,2 V y eleva la
potencia disipada por puerta a 73 mW. Esta serie también está disponible como
10EL y 100EL, para compatibilizar con la 10H y la 100K respectivamente.

BiCMOS (Bipolar-CMOS)

Esta tecnología/familia lógica (introducida comercialmente en 1985) combina en un único

circuito integrado la tecnología bipolar y la CMOS. Combinando estas dos tecnologías,
BiCMOS ofrece la baja potencia de disipación de la CMOS, la elevada velocidad de la
bipolar y la capacidad de suministrar una corriente mayor. Como contrapartida, la BiCMOS
tiene un alto coste de fabricación, debido a la complejidad de estos dispositivos. Las series
más utilizadas en la familia lógica BiCMOS son:

Serie 54ABTXXX/74ABTXXX (Advanced BiCMOS Technology): Su tensión de

alimentación es de 5 V, con un tiempo de propagación inferior a los 5 ns y un consumo que
ronda los 0,5 mW por puerta.

Serie 54LVTXXX/74LVTXXX (Low Voltage BiCMOS Technology): Reduce la tensión

de alimentación a 3,3 V, aunque sus entradas y salidas toleran 5 V, lo que hace que sea
compatible con la familia TTL. Esta serie reduce el tiempo de propagación a 3,5 ns (un
24% más rápida que la ABT) y con consumo inferior a los 330 μW por puerta.

Serie 54ALVTXXX/74ALVTXXX (Advanced Low Voltage BiCMOS Technology): Esta

serie puede alimentarse tanto a 3,3 V como a 2,5 V, aunque sus entradas y salidas toleran 5
V, lo que la hace compatible con la familia TTL. El tiempo máximo de propagación es de
2,5 ns a 3,3 V y de 3,5 ns a 2,5 V. Alimentada a 2,5 V también disipa menos de 330 μW
por puerta.

A modo de resumen, la Figura 1.33 muestra la posición relativa de las diferentes familias
lógicas en función de los tiempos de propagación y la potencia disipada.

Página 20  |  Inicio del artículo

Figura 1.33. Posición relativa de las diferentes

familias lógicas. 

1.5.4. Datos de catálogo

El fabricante en sus catálogos nos ofrece una serie de datos que hay que tener muy en
cuenta a la hora de diseñar un circuito. Éstos son:

 VCC y VDD: Tensión continua de alimentación del circuito. Todos los circuitos
integrados TTL se alimentan con +5 V (VCC), pero en la familia CMOS podemos
variar la tensión de alimentación entre 3 y 18 V (VDD).
 IOH: Corriente que entrega un circuito a la salida cuando está a nivel alto.
 VOH: Tensión que entrega un circuito a la salida cuando está a nivel alto.
 IOL: Corriente que absorbe un circuito por la salida cuando está a nivel bajo.
 VOL: Tensión que entrega un circuito a la salida cuando está a nivel bajo.
 VIH: Tensión de entrada a nivel alto.
 VIL: Tensión de entrada a nivel bajo.
 IIH: Corriente que absorbe el circuito a la entrada cuando hay un nivel alto.
 IIL: Corriente que entrega el circuito a la entrada cuando hay un nivel bajo.
 IOS: Corriente que se mide a la salida cuando está a nivel alto y cortocircuitamos la
salida.
 ICCH: Corriente continua que entrega la fuente de alimentación cuando la puerta está
a nivel alto.
 ICCL: Corriente continua que absorbe la fuente de alimentación cuando la puerta está
a nivel bajo.
Todas estas tensiones y corrientes se miden y circulan de la forma indicada en la Figura
1.34. Existe un convenio de signo para indicar si la corriente entra en la puerta o si sale, y
es el siguiente: las corrientes entrantes en la puerta se consideran positivas, mientras que las
corrientes salientes se consideran negativas.

Figura 1.34. Convenio de signo de las corrientes y tensiones.

Una vez vistos los datos que el fabricante nos suministra, podemos ver las diferencias entre
la familia TTL y CMOS en la Tabla 1.8.

Tabla 1.8. Comparativa entre TTL y CMOS.

TTL CMOS para VDD = 5V
ENTRADA SALIDA ENTRADA SALIDA
VIHmáx = 5V VOHmáx = 5V VIHmáx = 5V VOHmáx = 5V
VIHmín = 2V VOHmín = 2,4V VIHmín = 3,5V VOHmín = 4,9V
VILmáx = 0,8V VOLmáx = 0,4V VILmáx = 1,5V VOLmáx = 0,1V
VILmín = 0V VOLmín = 0V VILmín = 0V VOLmín = 0 V

Tabla 1.8. Comparativa entre TTL y CMOS.

Como se puede apreciar en la Tabla 1.8, una puerta TTL no puede atacar directamente a
una puerta CMOS. Esto es debido a que el margen de tensión de salida de la puerta TTL a
nivel alto puede oscilar entre 2,4 y 5 V y las puertas CMOS necesitan como mínimo 3,5 V
para que se interprete como un nivel alto. Sin embargo, existen familias específicas de
HCMOS que son compatibles con este montaje (74HCTXX). Por el contrario, una puerta
CMOS sí puede atacar directamente a una TTL.

1.5.5. Margen de ruido

En la mayoría de los circuitos se introducen ruidos no deseados que se suman a las señales
digitales. Si estos ruidos son lo suficientemente grandes, pueden provocar que el circuito no
interprete correctamente un nivel lógico y, por tanto, afecte al funcionamiento del circuito.
Por ello, antes de realizar un montaje, es conveniente saber el nivel de ruido máximo
permitido. Como hay dos niveles lógicos, existirán dos márgenes de ruido:

 Margen de ruido a nivel alto: Viene dado por la expresión: VN(H) = VOHmín - VIHmín.
 Margen de ruido a nivel bajo: Viene dado por la expresión: VN(L) = VILmáx - VOLmáx.

Como ejemplo, la Figura 1.35 muestra el cálculo del margen de ruido a nivel alto y bajo de
las familias TTL y CMOS.

Observando el resultado de ambas familias, podemos deducir que la familia CMOS es más
inmune al ruido, ya que su margen es mayor.

Página 21  |  Inicio del artículo

Figura 1.35. Cálculo del margen de ruido de las

familias TTL y CMOS.

1.5.6. FAN-OUT
Cuando conectamos a la salida de una puerta lógica 1 la entrada de otra puerta lógica 2,
ésta absorbe una corriente cuando la salida de la puerta lógica 1 está a nivel alto. Esta
absorción de corriente por parte de la puerta lógica 2 provoca que el nivel lógico de la
salida de la puerta lógica 1 baje ligeramente.

Por el contrario, si la salida de la puerta lógica 1 se encuentra a nivel bajo, la entrada de la

puerta lógica 2 suministra corriente, que es absorbida por la salida de la primera puerta,
provocando que suba ligeramente el nivel lógico de la salida.

Si aumentamos el número de entradas que conectamos a la salida de la puerta lógica 1, el

efecto aumenta, llegando un momento en el que el nivel alto o el nivel bajo entra en la zona
de incertidumbre y aparece el correspondiente peligro de que los circuitos no lo interpreten
correctamente. Así pues, se puede definir el fan-out como el número de entradas que puede
atacar una puerta lógica, manteniendo el nivel de la salida. Es decir, la máxima carga que
una puerta puede soportar. Al igual que el margen de ruido, hay fan-out a nivel alto y a
nivel bajo.

 FAN-OUT a nivel alto: Viene dado por la expresión: F.O.(H)=IOH/IIH. Observando la

Figura 1.36 se puede deducir fácilmente su cálculo.
 FAN-OUT a nivel bajo: Viene dado por la expresión: F.O.(L)=IOL/IIL. En la Figura
1.36 se puede ver cómo se calcula.

Figura 1.36. Cálculo del fan-out.

1.5.7. Tiempo de propagación

Hasta ahora hemos estado suponiendo que, cuando aplicamos una señal a la entrada de una
puerta, su salida reacciona inmediatamente. Sin embargo, en la realidad eso no sucede así,
sino que transcurre un tiempo desde que se le aplica la señal a la entrada de la puerta hasta
que su salida cambia, tal y como indica la Figura 1.37.

Figura 1.37. Tiempos de propagación.

Observando la Figura 1.37, podemos definir dos tiempos:

  tPHL: Tiempo que tarda la salida en pasar de nivel alto a nivel bajo.
 tPLH: Tiempo que tarda la salida en pasar de nivel bajo a nivel alto.

Así pues, el tiempo de propagación vendrá dado por la siguiente expresión:

1.5.8. Potencia de disipación

Cada puerta se conecta a la tensión de alimentación VCC y consume cierta corriente
mientras funciona. Como cada puerta puede estar a nivel alto, en transición o a nivel bajo,
podemos distinguir, respectivamente, tres corrientes diferentes: ICCH, ICCT e ICCL. En antiguas
familias lógicas como la TTL, la corriente de transición ICCT es despreciable en
comparación con las otras. Considerando que la puerta está aproximadamente el mismo
tiempo a nivel alto y a nivel bajo, la potencia media disipada vendrá dada por la siguiente
expresión:

Página 22  |  Inicio del artículo

La potencia media disipada se mide en milivatios (mW) y para la familia lógica TTL este
valor es aproximadamente 10 mW.

En nuevas familias lógicas como la CMOS, las corrientes ICCH e ICCL son despreciables en
comparación con la ICCT. Por lo tanto, la potencia media disipada es:

Pmedia = VCC · ICCT

Como la corriente ICCT es relativamente pequeña, la potencia disipada por las puertas
CMOS es también pequeña. Como es lógico, la potencia disipada aumenta con la
frecuencia a la cual la salida de la puerta cambia. Sin embargo, en los dispositivos TTL es
independiente de la frecuencia.

La potencia disipada es importante por dos razones. La primera, define la duración de la

batería que las alimenta. La segunda, la potencia disipada es proporcional al calor generado
por el circuito integrado, y un excesivo calentamiento puede provocar que la puerta genere
valores de salida incorrectos. Por ambas razones, se deben utilizar puertas que consuman lo
menos posible.

1.5.9. Estructura de un Circuito Integrado

Todas las puertas y funciones lógicas que hemos tratado (y muchas más) están disponibles
como circuitos integrados (CI). Un circuito integrado monolítico está formado,
principalmente, por un conjunto de transistores, diodos y resistencias conectados entre sí
para implementar un circuito electrónico completo.

Los componentes electrónicos del circuito integrado se fabrican y conectan sobre un trozo
de silicio, que recibe el nombre de sustrato o chip. La Figura 1.38 muestra una sección de
un tipo de encapsulado de CI, donde se ve el chip. Los terminales del chip, que reciben el
nombre de pads, se conectan a los pines del encapsulado mediante unos hilos conductores
(wire bonding) para permitir las conexiones de las entradas, salidas y tomas de
alimentación.

Figura 1.38. Estructura de un Circuito Integrado.

Los CI se encapsulan en un material plástico, cerámico o metálico. Los encapsulados de los

circuitos integrados se clasifican según la forma en que se montan sobre las tarjetas de
circuito impreso (PCB, Printed Circuit Board) y pueden ser de:

 Inserción: Los componentes tienen unos pines (patas) que se insertan en los
taladros de la tarjeta de circuito impreso y se sueldan a las pistas en la cara opuesta.
El encapsulado de inserción más típico es el DIP (Dual Inline Package).
 Montaje superficial: Es un método más moderno que permite ahorrar espacio, ya
que no son necesarios los taladros en las tarjetas de circuito impreso. Los pines de
los encapsulados de montaje superficial se sueldan directamente a las pistas de una
cara de la tarjeta, dejando la otra cara libre para añadir circuitos adicionales. Tres
tipos comunes de encapsulado de montaje superficial son: el SOIC (Small-Outline
IC), el PLCC (Plastic Leaded Chip Carrier) y el LCCC (Leadless Ceramic Chip
Carrier). Estos tipos de encapsulado están disponibles en distintos tamaños
dependiendo del número de pines.
 Figura 1.39. Ejemplos de encapsulados de
Circuitos Integrados. 

Todos los encapsulados de circuito integrado tienen un sistema estándar para numerar los
pines. En la parte superior del encapsulado, se designa el pin 1 mediante un identificador
que puede ser un pequeño punto, una muesca o una esquina biselada. Empezando por el pin
1, el número de pin aumenta a medida que se gira siguiendo el sentido contrario a las agujas
del reloj. La Figura 1.40 ilustra la numeración de los pines para el formato DIP o SOIC de
14 pines y PLCC de 20 pines.

Figura 1.40. Numeración de los pines.

Cita de fuente   (MLA 7.a edición)

"Familias de los Circuitos Integrados Digitales." Arquitectura de equipos y sistemas
informáticos. Carlos Valdivia Miranda. 4th ed. Madrid: Paraninfo, 2005. 17-22.
Electricidad-electrónica. Gale Virtual Reference Library. Web. 6 Oct. 2014.
Document URL
http://go.galegroup.com/ps/i.do?id=GALE
%7CCX4054500012&v=2.1&u=espoch_cons&it=r&p=GVRL&sw=w&asid=004b1d6d59
4625299d77499abf9f860a

Número de documento de Gale: GALE|CX4054500012

Cengage Learning, Inc.

Acerca de Gale Virtual Reference Library
Contacto
Copyright
Términos de uso
Política de privacidad

 Highlight
 Notes
Ir al contenido
Cierre de sesión
Más recursos
Gale Virtual Reference Library

Búsqueda avanzada
Esc. Sup. Politecnica del Chimborazo

 Inicio

 Marcador
 Artículos guardados (1)
 Highlighted Articles
 Búsquedas anteriores
 Lista de títulos
 Diccionario
 Ayuda
 Español

 Volver a resultados de búsqueda

 Tabla de contenido

 Texto
 PDF

 Imprimir
 Correo electrónico
 Descargar
 Herramientas de citas

 Escuchar
 Descargar MP3
 Descargar PDF a eReader
 Highlights and Notes (0)

 
  

Topic overview

Puertas Lógicas
Arquitectura de equipos y sistemas informáticos

Carlos Valdivia Miranda. 4th ed. Electricidad-electrónica Madrid: Paraninfo, 2005. p13-15.
COPYRIGHT 2005 Cengage Learning Paraninfo, S.A.

 
Guardar artículo
Página 13

1.3. Puertas Lógicas

Puerta NOT (inversora)

Puerta AND (Y)

Puerta OR (O)

Puerta NAND (NO Y)

Puerta NOR (NO O)

Puerta EXCLUSIVE OR (O EXCLUSIVA)

Puerta EXCLUSIVE NOR (NO O EXCLUSIVA)

1.3.1. Puertas universales (NAND y NOR)

1.3.2. Puertas TRIESTADO (TRISTATE)

 

Hasta ahora hemos visto lo que es una función lógica, sus propiedades, algunas formas de
expresarla y simplificarla, pero, ¿cómo se implementa esa función en un circuito? En este
apartado vamos a analizar los componentes básicos que se utilizan para implementar las
funciones lógicas: las puertas lógicas.

Una puerta lógica describe un circuito que realiza una operación lógica básica. Para
identificarlas se utilizan:

 Función lógica: Indica el nombre que se les da a estos elementos lógicos.

 Símbolo lógico: Es la representación gráfica de un circuito que realiza una
operación lógica básica. Aparece dibujado el símbolo lógico estándar (ANSI) e IEC
(Comisión Electrotécnica Internacional).
 Tabla de verdad: Esta tabla indica qué salida se obtiene con cada una de las
posibles combinaciones de las entradas.
 Cronograma o tabla de tiempo: Representa gráficamente de forma precisa la
relación entre las formas de onda de las entradas y de las salidas de los circuitos
digitales en función del tiempo.
 Expresión booleana: Indica la expresión algebraica que representa.

Puerta NOT (inversora)

Esta puerta lógica, como su propio nombre indica, invierte la señal de entrada: cuando la
entrada está a nivel alto, la salida está a nivel bajo y cuando la entrada está a nivel bajo, la
salida está a nivel alto.

Página 14  |  Inicio del artículo

Figura 1.17. Puerta NOT. 

Puerta AND (Y)

La puerta AND tiene dos o más entradas y una única salida. Realiza la operación que se
conoce como multiplicación lógica. Se la denomina también puerta intersección:
únicamente se pondrá a nivel alto la salida cuando todas sus entradas lo estén. Dicho de
otra forma, la salida Y estará a nivel alto cuando la variable X y Z lo estén.

Figura 1.18. Puerta AND. 

Puerta OR (O)
La puerta OR tiene dos o más entradas y una única salida. Realiza la operación que se
conoce como suma lógica. Se la denomina también puerta unión: la salida se pondrá a
nivel alto cuando lo esté al menos una de sus entradas. Dicho de otra forma, la salida Y
estará a nivel alto cuando la variable X o Z lo estén.

Figura 1.19. Puerta OR. 

Puerta NAND (NO Y)

Realiza la misma operación que la puerta AND, pero su salida es invertida, por lo que
únicamente se pondrá a nivel bajo la salida cuando todas sus entradas tengan un nivel alto.

Figura 1.20. Puerta NAND. 

Puerta NOR (NO O)

Realiza la misma operación que la puerta OR, pero su salida está invertida. Su salida se
pondrá a nivel bajo cuando alguna de sus entradas esté a nivel alto.

Figura 1.21. Puerta NOR. 

Puerta EXCLUSIVE OR (O EXCLUSIVA)

Aunque esta puerta puede implementarse a partir de las puertas básicas anteriores, como se
utiliza en muchas aplicaciones, se trata como una única puerta con su propio símbolo
lógico. En este tipo de puertas, la salida tendrá un nivel lógico alto cuando una de sus
entradas esté a nivel alto y la otra a nivel bajo, y tendrá un nivel bajo cuando ambas estén al
mismo nivel lógico.

Página 15  |  Inicio del artículo

Figura 1.22. Puerta Exclusive OR. 

Puerta EXCLUSIVE NOR (NO O EXCLUSIVA)

Realiza la misma operación que la puerta OR exclusiva, pero su salida es invertida. En esta
puerta, la salida tomará un nivel bajo cuando el nivel lógico de las entradas sea diferente, y
tomará un nivel alto cuando ambas estén al mismo nivel lógico.

Figura 1.23. Puerta Exclusive NOR. 

1.3.1. Puertas universales (NAND y NOR)

A las puertas NAND y NOR se las conoce también como puertas universales, ya que con
éstas se puede implementar cualquier operación lógica. Por ejemplo, la Figura 1.24 muestra
la implementación de todas las puertas lógicas sólo con NAND y sólo con NOR. Para
establecer esta relación basta con aplicar el teorema de DeMorgan.
 Figura 1.24. Implementación con
puertas universales. 

1.3.2. Puertas TRIESTADO (TRISTATE)

En algunas ocasiones, el circuito que vamos a conectar a la salida de una puerta lógica
consume más corriente de la que es capaz de suministrar la puerta. Por ello existen unas
puertas, denominadas búffer, que no realizan ninguna función lógica, es decir, lo que
introducimos por la entrada lo obtenemos por la salida. Su única función consiste en
suministrar más corriente y así poder atacar a un mayor número de puertas lógicas. Su
símbolo lógico está representado en la Figura 1.25.

Figura 1.25. Símbolo lógico de un búffer. 

La puerta búffer anterior no cambia el valor de la entrada; sólo da más corriente. Sin
embargo, existen otras puertas, denominadas triestado, que tienen una segunda entrada para
provocar que la puerta entre en un tercer estado denominado estado de alta impedancia (en
la Figura 1.26 podemos ver su símbolo lógico).

Figura 1.26. Símbolo lógico de una puerta triestado. 

Cuando la entrada ENABLE está a cero, la salida sigue a la entrada. Por el contrario, si
ENABLE está a uno, la salida no sigue a la entrada y se pone como una resistencia infinita o
circuito abierto (Hi-Z). La Tabla 1.7 muestra su tabla de verdad.

Tabla 1.7. Tabla de verdad de un búffer triestado.

ENTRADA (X) ENABLE SALIDA (Y)
0 0 0
1 0 1
X 1 Hi-Z

Tabla 1.7. Tabla de verdad

de un búffer triestado. 

La X de la columna de la entrada indica que, indistintamente de lo que haya en dicha

entrada, la salida es siempre la misma. Aparte de búfferes triestado, existen puertas
inversoras, NAND, etc.

La utilidad de este tipo de puertas triestado reside en que podemos conectar sus salidas
entre sí, siempre y cuando estén todas menos una en alta impedancia. Más adelante
veremos un ejemplo de esta aplicación, como compartir un bus (conjunto de líneas) por
varias puertas o registros.

Cita de fuente   (MLA 7.a edición)

"Puertas Lógicas." Arquitectura de equipos y sistemas informáticos. Carlos Valdivia
Miranda. 4th ed. Madrid: Paraninfo, 2005. 13-15. Electricidad-electrónica. Gale Virtual
Reference Library. Web. 6 Oct. 2014.
Document URL
http://go.galegroup.com/ps/i.do?id=GALE
%7CCX4054500010&v=2.1&u=espoch_cons&it=r&p=GVRL&sw=w&asid=ff3687b1ab1
6f72d20a22e7a18f27811

Número de documento de Gale: GALE|CX4054500010

Cengage Learning, Inc.

Acerca de Gale Virtual Reference Library
Contacto
Copyright
Términos de uso
Política de privacidad
 Highlight
 Notes
 Delete