vhdl
Circuito integrado de muy alta velocidad. VHDL
se basa en el lenguaje de programación ADA.
http://hardwarebee.com/verilog-vs-vhdl-what-
to-choose/
 significa lenguaje de descripción de
hardware de circuito integrado de muy alta
velocidad que permite describir circuitos
síncronos y asíncronos
https://blog.digilentinc.com/battle-over-the-
fpga-vhdl-vs-verilog-who-is-the-true-champ/
Está fuertemente tipado. Esto hace que sea
más difícil cometer errores como principiante
porque el compilador no le permitirá escribir
código válido
https://www.nandland.com/articles/vhdl-or-
verilog-for-fpga-asic.html
Tiene un sistema de administración de
bibliotecas que contiene arquitecturas
compiladas, paquetes y configuraciones a las
que puede acceder el usuario además del
código. Esto simplifica el proceso de creación
de sistemas de hardware complejos en FPGA.
Admite numerosos tipos de tipos de datos,
incluidos los que están predefinidos por el
lenguaje en sí como se mencionó
anteriormente, así como los tipos de datos
definidos por el usuario que introduce el
concepto de personalización y flexibilidad.  Como resultado, la verbosidad es
Permite tanto una descripción de la estructura
del circuito (descripción a partir de subcircuitos
más sencillos), como la especificación de la
funcionalidad de un circuito utilizando formas
familiares a los lenguajes de programación.
https://eprints.ucm.es/26200/1/intro_VHDL.pdf
El código VHDL se dividirá en cuatro procesos:
uno síncrono para cargar el nuevo estado según
flanco (SINC_ESTADO), uno asíncrono para
asignar el nuevo estado (ASINC_ESTADO), uno
síncrono para indicar la carga de registros
(SINC_REG), también se pueden incluir varios
process síncronos, uno por registro, si eso
simplifica la legibilidad del código, y uno
asíncrono para asignar los nuevos valores a los
registros y cualquier señal combinacional
necesaria (ASINC_REG).
verilog
Es mucho más similar al lenguaje C y
comparte parte de la sintaxis. También tiene
un número reducido de construcciones de
programación predefinidas.
Es más un lenguaje de modelado de
hardware. Tiene un nivel más bajo de
construcciones de programación.
Está débilmente escrito. Le permite escribir
código que es incorrecto, pero más conciso.
 No admite tipos de datos complejos, sino que
solo profundiza en los más simples. Agregue a
eso el hecho de que a los usuarios no se les
permite definir sus propios tipos de datos en
este idioma
Pueden utilizarse para modelar tanto lógica
combinacional como secuencial.
http://www.iuma.ulpgc.es/~nunez/clases-
FdC/verilog/Verilog%20Tutorial%20v1.pdf
Verilog se creó inicialmente con el único
propósito de modelar y simular puertas lógicas
No es compatible con la gestión de bibliotecas.
 Es más compacto y va al grano: le pide que
escriba solo unas pocas líneas de código
relativamente baja. También tiene un número
reducido de construcciones de programación
predefinidas.
Debe tener una buena comprensión de los
caracteres compactos y los términos utilizados
por el lenguaje y lo recompensará con menos
y más líneas de código más cortas.
Es uno de los estándares HDL disponibles hoy
en día en la industria para el diseño hardware.
Este lenguaje nos permite la descripción del
diseño a diferentes niveles,
Una función solo se puede utilizar para
modelar lógica combinacional. y puede llamar
a otra función pero no a una tarea