Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Los FPGA son chips de silicio reprogramables. Al utilizar bloques de lógica pre-construidos y
recursos para ruteo programables, se pueden configurar para implementar funcionalidades
personalizadas en hardware sin tener que utilizar una tablilla de prototipos o un cautín. Sólo
deberá desarrollar tareas de cómputo digital en software y compilarlas en un archivo de
configuración o bitstream que contenga información de cómo deben conectarse los componentes.
Además, los FPGA son completamente reconfigurables y al instante toman una nueva
“personalidad” cuando usted compila una diferente configuración de circuitos.
Una FPGA consiste en arreglos de varios bloques programables (bloques lógicos) los cuales están
interconectados entre sí y con celdas de entrada/salida mediante canales de conexión verticales y
horizontales, Por su parte, la arquitectura de la FPGA cuenta también con un bloque lógico con
una parte combinacional y una parte secuencial. La parte combinacional es mucho más simple que
la existente en una CPLD, mientras que la parte secuencial posee uno o dos biestables, que no
están generalmente asociados a un pin de entrada/salida, pues los bloques lógicos se distribuyen
regularmente en todo el dispositivo.
(d) ¿Cuáles son los Lenguajes de Programación más comunes para programar una FGPA?
Son los tipos de lenguaje de descripción de hardware (HDL por sus siglas en inglés), y estos son
VHDL, Verilog y ABEL.
(e) ¿Cuál es la configuración de una Nexys 3 y Nexys 4 al momento de crear un proyecto en Xilinx?
Nombre de procesador, velocidad y referencia.
NEXYS 3
Para la configuración de la tarjeta NEXYS 3 existen cuatro posibilidades las cuales son:
1) Por medio del puerto micro USB de configuración o por el terminal JTAG que se conecta
directamente a los terminales JTAG.
Procesador: Spartan 6
Velocidad:-3
Referencia: XC6LX16-CS324
NEXYS 4
Para la configuración de la tarjeta NEXYS 4 existen cuatro posibilidades las cuales son:
1) Se puede configurar desde la PC por medio del puerto micro USB PROG
Procesador: Artix-7
Velocidad:-4
Referencia: XC7A100T-1CSG324C
Verilog es uno de los lenguajes de descripción de hardware (HDL) más utilizados, estos lenguajes
permiten diseñar, en forma abstracta, complejos sistemas digitales que luego de ser simulados
podrán ser implementados en dispositivos programables como FPGA o CPLD, lo cual se logra
describiendo el sistema digital mediante código HDL.
Los lenguajes HDL deben permitir la simulación, cuyos objetivos son: verificar que el diseño es
funcionalmente correcto; es decir que se cumplan las especificaciones lógicas; y además que se
cumplan las especificaciones temporales; es decir que los tiempos de propagación a través de las
componentes y de los caminos que permiten la interconexión cumplan las especificaciones de
setup y hold de los registros, en caso de sistemas secuenciales sincrónicos.
Verilog tiene un nivel de abstracción superior al VHDL, es más conciso y su programación es similar
a la de C, lo que lo hace más sencillo de entender y utilizar para muchos.
(i) ¿Que es WIRE y REG en Verilog?
El archivo .bit es un archivo binario que es el equivalente a nuestro diseño en un formato que
puede bajarse a nuestra FPGA, la función es que maneja la configuración de archivo de
programación conteniendo toda la información para configurar nuestro dispositivo respectivo
(l) ¿Cuáles son los paquetes estándar de I/O en FPGA? Tener en cuenta archivo UCF.
Diferenciales y “single-added”.
LVTTL, LVCMOS
(m) ¿Que se entiende por el numero (12, 18, 33, etc) en el paquete I/O estándar LVCMOSXX?