Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Solución: +20V
A
Al observar el C
D
circuito +20V
multietapa, se R4
10k
verifica que:
R2
50k R5 Q2
NPN
33k
R1 C1 Q1 R7 C3
+ NPN 39k
500
1uF 1uF
R8
AM FM
- 1k R9
10k
R3
15k R6 C2
4.4k 1uF
Primera etapa: Configuración Emisor Común
Segunda etapa: Configuración Colector Común
En DC:
+20V
+20V
R4
10k
R2
50k R5 Q2
NPN
33k
Q1 R7
NPN 39k
R8
1k
R3
15k R6
4.4k
Voltaje de la base:
15 k
V B 1= ∙ 20=4.62V
50 k + 15 k
Voltaje del emisor (asumiendo que el transistor es de silicio):
V BE 1 =V B 1−V E 1
0.7=4.62−V E 1
V E 1=3.92 V
i=0.24 mA
Voltaje de la base del transistor Q2
V B 2=i (39 k )
V B 2=8.16 V
En el transistor Q2:
Voltaje del emisor:
V BE 2 =V B 2−V E 2
0.7=8.16−V E 2
V E 2=7.46 V
Segunda etapa:
V E2
I C 2≈ I E2 ≈ =7.46 mA
1k
I E 2 ≈ β I B 2 → I B 2=37.3 μA
β r e =5.62kΩ β r e =0.67 kΩ
1 2
En AC:
Como: 500<0.01 ∙ Z i 1
β re
V i=
( 1
1
)
V =β r e ∙ I B 1
β r e +500 s 1
(1 k∨¿ 10 k )
Av2 = =271.64
3.35
Ganancia total:
AvTOTAL =Av 1 ∙ Av 2=−5859.27
Simulación:
En el osciloscopio, se puede
ver que la señal obtiene una
ganancia, así también
muestra signos de una
inversión de señal,
corroborando tanto la
ganancia como el signo
obtenido en dicha ganancia.