Documentos de Académico
Documentos de Profesional
Documentos de Cultura
VHDL Reporte Tablas
VHDL Reporte Tablas
VHDL
REPORTE DE PRÁCTICAS CON TABLAS DE VERDAD
Comprobación de compuertas lógicas
Teorema de Demorgan
Manipulación algebraica
Sumador completo
Comparador
Display 7 segmentos
Multiplexor
AND para esta compuerta la salida estará en estado alto de tal manera que solo si las dos entradas se
encuentran en estado alto. Por esta razón podemos considerar que es una multiplicación binaria.
Operación
X=A.B
Operación
Q=A+B
TABLA DE VERDAD
F2= X+ Y’+ Z X+Y + Z’
X Y Z F1
0 0 0 1
0 0 1 1
0 1 0 1
F1 0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
F1= X’ Y’ Z + X’ Y Z + X Y’
23= 8
X Y Z F1 F2
0F 0 0 0 0
1
0 0 1 1 1
0 1 0 0 0
0 1 1 1 1
1 0 0 1 1
1 0 1 1 1
1 1 0 0 0
1 1 1 0 0
a) POR LO TANTO c) SIMPLIFICANDO
b) ENTONCES
F1= X’ Z + X Y’