UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRONICA Y ELECTRICA

ESCUELA PROFESIONAL DE INGENIERIA DE TELECOMUNICACIONES
EXAMEN PARCIAL DE SISTEMAS DIGITALES
1. Se tiene el siguiente circuito secuencial síncrono:
Analice el circuito (aplique la metodología)
a. Variables de entrada, salida, de estado, de excitación.

𝐸𝑛𝑡𝑟𝑎𝑑𝑎: 𝐸𝑥𝑐𝑖𝑡𝑎𝑐𝑖ó𝑛
𝑋, 𝑌 𝐽0, 𝐾0; 𝐽1, 𝐾1
𝐸𝑠𝑡𝑎𝑑𝑜: 𝑍 = X´⨁ 𝑄1

b. Tabla de excitación.

𝑄1𝑡 𝑄0𝑡 XY=00 XY=01 XY=11 XY=10 Z

0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1
0 1 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0
1 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 0 0 0
1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1
J1 K1 J0 K0 J1 K1 J0 K0 J1 K1 J0 K0 J1 K1 J0 K0

c. Tabla de transición.

𝑄1𝑡 𝑄0𝑡 XY=00 XY=01 XY=11 XY=10 Z

0 0 0 0 1 1 0 1 0 0 1
0 1 0 0 0 1 1 1 0 0 0
1 0 0 0 1 1 0 1 0 0 0
1 1 0 0 0 1 1 1 0 0 1
𝑄1𝑡+1 𝑄0𝑡+1 𝑄1𝑡+1 𝑄0𝑡+1 𝑄1𝑡+1 𝑄0𝑡+1 𝑄1𝑡+1 𝑄0𝑡+1
d. Tabla de estado.

e. Diagrama de estado(indicar si cumple alguna función)

2. Diseñar un circuito contador síncrono que efectúe la secuencia mostrada en el
diagrama de estados .nota: X=don´t care
3. Implemente la siguiente función :
F(A,B,C,D)= ∑ 𝑚(0,2,9,11,15) + ∑ 𝑑 (12,13)
utilizando:
a. Un multiplexor de 4 a 1 e inversores
b. Un multiplexor de 8 a 1
c. Un decodificador y las puertas necesarias

A B C D F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 X
1 1 0 1 X
1 1 1 0 0
1 1 1 1 1

Karnaugh
AB
CD 00 01 11 10

00 1 0 X 0

01 0 0 X 1

11 0 0 1 1

10 1 0 0 0
 4. Diseñe un circuito combinacional cuya entrada es un número de cuatro bits y su
salida es el complemento a 2 del número de entrada.

𝑊 = 𝐴𝐵´𝐶´𝐷´ + 𝐴´𝐷 𝑋 = 𝐵𝐶´𝐷´ + 𝐵´𝐷 𝑌 = 𝐶´𝐷 + 𝐶𝐷´ 𝑍=𝐷

+𝐴´𝐶 + 𝐴´𝐵 +𝐵´𝐶