Universidad Tecnológica de Panamá

Facultad de Ingeniería Eléctrica

Ingeniería Electromecánica
Circuitos Electrónicos - Laboratorio
Luzmila Lan
LABORATORIO N°1: CARACTERÍSTICAS V-I DEL FET

Nombre: Moisés Chong

Cédula: 3-733-1298
e-mail: moiseschong2203@gmail.com

Nombre: Carlos Muñoz

Cédula: 8-887-1165
e-mail: charles1094@hotmail.com

Nombre: Ricardo Moreno

Cédula: 8-886-1977
e-mail: ricardothedream28@hotmail.com

Nombre: Marcel Palacios

Cédula: 8-874-2037
e-mail: marcelpalacios8@gmail.com

Nombre: Luis Acosta

Cédula: 8-903-866
e-mail: alexluis_1996@hotmail.com

Resumen. El objetivo de este laboratorio es representar la curva característica y características de

transferencia de NMOS de enriquecimiento y del JFET. También estimar la magnitud del voltaje de umbral y
el valor de Kn. Por ultimo calcular la magnitud de IDSS y Vp de un JFET de canal N. Se lleva a cabo una
comparación de parámetros del fabricante de los transistores, conectamos el NMOS en el circuito con un
generador de fusiones y una fuente de voltaje DC para encontrar la curva característica, después se arma un
segundo circuito con fuentes DC para sacar la característica de transferencia y por último se arma un
circuito para sacar las características de JFET. De la experiencia podemos decir que comportamiento de
los transistores de efecto de campo se caracteriza por sus curvas características en las que se representa la
corriente que entra o sale por el drenaje en función de la tensión aplicada entre éste  y la Fuente.
Descriptores: curva característica, región de corte, región de saturación, región óhmica, voltaje de umbral.
1. Introducción

El transistor de efecto de campo (FET) es un dispositivo de tres terminales que se utiliza en varias
aplicaciones que coinciden, en gran medida, con las del transistor BJT. Aun cuando existen diferencias
importantes entre los dos dispositivos, también hay muchas semejanzas. Con los transistores bipolares
observábamos como una pequeña corriente en la base de los mismos se controlaba una corriente de colector
mayor. Los Transistores de Efecto de Campo son dispositivos en los que la corriente se controla mediante
tensión. Cuando funcionan como amplificador suministran una corriente de salida que es proporcional a la
tensión aplicada a la entrada. Las característica principales son que por el terminal de control no se absorbe
corriente, una señal muy débil puede controlar el componente y la tensión de control se emplea para crear un
campo eléctrico. Se empezaron a construir en la década de los 60. Existen dos tipos de transistores de efecto
de campo los JFET (transistor de efecto de campo de unión) y los MOSFET. Los transistores MOS respecto
de los bipolares ocupan menos espacio por lo que su aplicación más frecuente la encontramos en los circuitos
integrados. Es un componente de tres terminales que se denominan: Puerta (G, Gate), Fuente (S, Source), y
Drenaje (D, Drain). Según su construcción pueden ser de canal P o de canal N.

2. Materiales y métodos

Los materiales utilizados para realizar la experiencia sobre las “Características del FET” se presentan en
el siguiente listado:
  1- Osciloscopio de dos canales
 1- MOSFET canal N de enriquecimiento IRF840
 1- JFET canal N
 1- Amp-Op LM741
 1- Generador de señales
 Resistores: 100  , 1k  , 100k 
 1- Potenciómetro 10k 
 1- Fuente de Poder DC (dual) (12VDC, 5VDC, 0-30VDC)
 1- Voltímetro digital
 2- Fuentes de Poder DC (0-40VDC)

Métodos

Parte I. Durante la elaboración de esta experiencia se debió investigar las especificaciones del fabricante para
los modelos de NMOS y del JFET canal N tomando en cuenta los respectivos modelos que se encuentran
grabados en la carcasa de los dispositivos. Además se verifico la información pertinente con respecto al
amplificador operacional tal que se pudo conocer su construcción y la función de cada uno de los pines.

Parte II. Durante esta sección del laboratorio se implementó el circuito mostrado en la Figura 1.

Luego de armar el circuito mostrado se ajustó el generador de funciones tal que la señal emitida por
el mismo fuera sinusoidal a 100Hz y se utilizó el ajuste offset para graduar el Vp-p de la señal. Se verifico
que el Osciloscopio estuviese conectado a partir de sus terminales del canal 1 y canal 2 de la manera como se
muestra el diagrama. Se utilizó el Potenciómetro para graduar la entrada de voltaje en el terminal de
compuerta del MOSFET de enriquecimiento canal N y se midieron los voltajes Vg y Vgs a medida que se
graduó el valor del voltaje de entrada con el potenciómetro. A partir de esto se recolectaron los datos que
relacionaron cada valor de Vgs con su respectivo Vg. Se mostró la imagen de las ondas a la salida del
amplificador operacional vs la onda en el terminal de drenaje del MOSFET de enriquecimiento canal N
haciendo uso del osciloscopio tal que se apreció la onda senoidal cortada debido a la máximas oscilaciones
posibles para la polarización en la región de saturación del MOSFET.

Parte III. En esta sección de laboratorio se procedió a armar el circuito mostrado en la Figura 2.
 Universidad Tecnológica de Panamá
Facultad de Ingeniería Eléctrica
Ingeniería Electromecánica
Circuitos Electrónicos - Laboratorio
Luzmila Lan

Luego de la conexión del circuito se debió ajustar VDD a 12VDC. El voltaje de compuerta regulado
por la fuente de voltaje VGS debía ser aumentado lentamente de tal forma que a su vez se midiera la caída de
voltaje en la resistencia rd. De esta manera cuando el voltímetro de la resistencia rd marcara un valor finito se
debería poder estimar el valor de Vt o voltaje umbral. El voltaje umbral es el voltaje para el cual un
MOSFET-E CANAL N ha logrado formar su respectivo canal N que permite el incremento de la corriente Id
con el incremento de VDS. Luego de determinar Vt se incrementaría VGS a pasos de 0.5V para los cuales se
mediría el V asociado y se recolectarían los datos en una tabla para luego graficar Id vs Vgs.

Parte IV. En esta sección del laboratorio se procedió a armar el circuito mostrado en la Figura 3.

Al término de armar el circuito, el Voltaje VDD que aparece como B3 en el diagrama se debía
incrementar a pasos, a medida que se hacía esto se recolectaban los datos que relacionaran el voltaje VDD con
la caída de voltaje “V” en la resistencia de 1k hasta que el voltaje “V” se hiciese aproximadamente constante.
Cuando esto sucedía se consideraba que el JFET trabajaba en la región de saturación para la cual Id es
constante.

3. Resultados y Discusión

Parte I. Obtención de los parámetros de funcionamiento de los transistores

a. Obtenga las especificaciones del fabricante del NMOS y del JFET canal N indicados a través de sus
hojas de datos.
Se obtuvieron las especificaciones del fabricante del NMOS IRF840 y del JFET canal N K104 utilizando sus
hojas de datos, las cuales se obtuvieron a través de internet.

b. Estime la magnitud de Vt y K y VA del MOSFET.

Según la hoja de datos del fabricante las magnitudes estimadas son:

 Para Vt:

2.0 V ≤ Vt ≤ 4.0 V

 Para K:

Tomando de la gráfica Vt = 4.0 V; ID = 6 A; VGS = 5.5 V

ID 6.0
K= 2
=
(V GS−V t ) (5.5−4.0)2

K = 4 A/V2

 Para VA:
 Universidad Tecnológica de Panamá
Facultad de Ingeniería Eléctrica
Ingeniería Electromecánica
Circuitos Electrónicos - Laboratorio
Luzmila Lan

Alargando las líneas de VGS podemos obtener el valor de VA.

VA = -6 V

c. Estime la magnitud de IDSS y Vp del JFET.

Según la hoja de datos del fabricante las magnitudes estimadas son:

 Para IDSS:

5.0 mA ≤ IDSS ≤ 15.0 Ma

 Para Vp:

-6.0 V ≤ VGS ≤ -1.0 V

 Por definición sabemos que Vp es igual en magnitud a VGS pero con signo contrario, por lo tanto tendremos
que:

1.0 V ≤ Vp ≤ 6.0 V

Parte II. Obtención de la curva característica del NMOS

a. Incremente la resistencia del potenciómetro y registre el valor de V G con el voltímetro. Grafique la

característica de salida resultante para cada valor de VGS.

Tabla 1 – Valores de VG al incrementar la resistencia del potenciómetro

VGS (V) 0.21 1.75 2.89 4.04 4.15 8.30 8.74 9.17 9.75 10.26 11.15 12.22
VG (V) 0 1.59 2.73 3.98 4.01 5.77 6.54 7.22 8.12 8.94 10.16 11.63

VG vs VGS
14

12

10

8
VG (V)

0
0 2 4 6 8 10 12 14
VGS (V)

Figura 1. VG vs VGS
 Universidad Tecnológica de Panamá
Facultad de Ingeniería Eléctrica
Ingeniería Electromecánica
Circuitos Electrónicos - Laboratorio
Luzmila Lan

Figura 2. Señal de entrada y salida del MOSFET para el circuito de la parte II

Figura 3. Circuito de la parte II armado (con 2 fuentes de voltaje)

b. Estime el valor de Vt, K y VA.

 Para Vt:

2.0 V ≤ Vt ≤ 4.0 V
 Para K:

Tomando de la gráfica Vt = 4.0 V; ID = 6 A; VGS = 5.5 V

ID 6.0
K= 2
=
(V GS−V t ) (5.5−4.0)2

K = 4 A/V2

 Para VA:

Alargando las líneas de VGS podemos obtener el valor de VA.

 Universidad Tecnológica de Panamá
Facultad de Ingeniería Eléctrica
Ingeniería Electromecánica
Circuitos Electrónicos - Laboratorio
Luzmila Lan

VA = -6 V

Parte III.
b. Ajuste el valor de VDD a 12V y anote la lectura del voltímetro DC

Con VDD=12V y VGS=0, la lectura de V es igual a 0

c. Ajuste VGS lentamente y observe la lectura en V. Estime el valor de Vt.

Según la tabla 2, el valor de Vt es 2.7V ya que es el valor para el cual el MOSFET-E empieza a conducir.

d. Incremente el valor de VGS desde el valor estimado de Vt en escalones de 0.5V y registre para cada
valor de VGS la magnitud de V leída en el voltímetro. Llene la siguiente tabla.

Tabla 2. Resultados de V e I para cada valor de V GS (RD = 1kΩ)

2.
VGS (V) 0 3.2 3.7 4.0 4.04 4.2 4.7 5.2 5.7
7

0.21 11.5
V(V) 0 0 0.0032 2 3.89 8.2 11.55 11.56
0 6
0.21 11.5
ID=V/RD (mA) 0 0 0.0032 2 3.89 8.2 11.55 11.56
0 6

e. Grafique ID vs VGS
 ID vs VGS
14
12
10
8
ID (mA) 6
4
2
0
0 1 2 3 4 5 6
VGS (V)

Figura 1. Gráfica de ID vs VGS

El gráfico muestra que para Vgs = 3.2V el MOSFET-E empieza a conducir y entra en la región de saturación.
Se observa que en el rango de la tabla de VGS = 2.7V-4.2V, se cumple la condición de que VDS≥ VGS-Vt, donde
VDS= VDD-V=12-V, y Vt=2.7V, lo que implica que en este rango el MOSFET-E está en la región de
saturación, y esto se observa gráficamente ya que para valores de VGS mayores a 4.2V el MOSFET-E deja de
estar en saturación y se limita su corriente que iba inicialmente en ascenso en el rango anterior.

Parte IV

b. Complete la siguiente tabla

Tabla 2. Resultados de V e I para cada valor de V DD (RD = 1kΩ)

VDD (V) 0 0.25 0.5 0.75 1 1.5 2 2.5 3 4 5

V (V) 0 0.2 0.42 0.61 0.82 1.22 1.57 1.85 1.98 2.03 2.04

VDD – V = VDS 0 0.05 0.08 0.14 0.18 0.28 0.43 0.65 1.02 1.97 2.96

ID=V/1k 0 0.2 0.42 0.61 0.82 1.22 1.57 1.85 1.98 2.03 2.04

Como un extra mostraremos la gráfica VDS vs ID a continuación

 Universidad Tecnológica de Panamá
Facultad de Ingeniería Eléctrica
Ingeniería Electromecánica
Circuitos Electrónicos - Laboratorio
Luzmila Lan

ID vs VDS
2.5

1.5

ID (mA)
1

0.5

0
0 0.5 1 1.5 2 2.5 3 3.5
VDS (V)

Figura 2. ID vs VDS

4. Referencias bibliográficas

 SADIKU M. 2013, “Fundamentos de circuitos eléctricos”, ed. 5a, McGraw Hill.

 ROBERT L. BOYLESTAD & LOUIS NASHELSKY, “Teoría de Circuitos y Dispositivos
Electrónicos”, ed. 10ma, Pearson.