Taller sobre los circuitos integrados y sus familias lógicas

Por: Alejandro Puerto - Licenciado en Tecnología

CARACTERISTICAS  74HC02  74LS04  74HC132

El 74HC02 es idéntico Es un circuito Los 74HC / HCT132 son
en pinout al LS02. Las integrado de la dispositivos CMOS Si-
entradas del familia TTL de bajo gate de alta velocidad
dispositivo son consumo eléctrico y y son compatibles con
compatible con alta velocidad de pines con Schottky TTL
Descripción salidas CMOS operación. Está (LSTTL) de baja
estándar; con compuesto por seis potencia.
resistencias pullup, inversores lógicos y se Se especifican de
ellos presenta conformidad con la
son compatibles con comunmente en norma JEDEC no. 7A.
las salidas LSTTL. encapsulado DIP 14 El 74HC / HCT132
y tecnología de contiene cuatro
Los 74HC / HCT02 son montaje compuertas NAND de 2
dispositivos CMOS superficial (SMT). entradas que aceptan
Si-gate de alta señales de entrada
velocidad y son estándar. Son capaces
compatibles con de
pines con Schottky TTL transformando señales
(LSTTL) de baja de entrada que
potencia. cambian lentamente
Se especifican de en señales de salida
conformidad con la definidas sin
norma JEDEC no. 7A. fluctuaciones.
El 74HC / HCT02 La puerta se conmuta
proporciona la en diferentes puntos
función NOR de 2 para señales positivas y
entradas negativas. La diferencia
entre el voltaje positivo
VT + y el voltaje
negativo VT− se define
como el voltaje de
histéresis VH.
Compuertas 4 NOR de 2 entradas 6 NOT Inversoras 4 NAND de 2 entradas
Tipo de compuerta NOR NOT NAND
Tecnología High Speed CMOS (HC) TTL Low Schottky (LS) High Speed CMOS (HC)
Nivel de integración SSI MSI SSI
Voltaje De 2Va6V 4.75 V a 5.25 V 2Va6V
Alimentación
Encapsulado DIP 14 pines DIP 14 pines PDIP 14 pines
Fan Out 10 cargas LS-TTL 10 entradas 74LS o 10 cargas LS-TTL
50 entradas 74HCT
 Número de
entradas por 2 1 2
compuerta
Número de salidas
por compuerta 1 1 1
Temperaturas Min −40 °C Max Min −20 °C Max Min −40 °C Max 85°C
Recomendadas 125°C 75°C
Low Power Maximum ICC of 20 Maximum ICC of 20 Maximum ICC of 20-µA
Consumption µA µA

Pines y tabla de
función

Diagrama lógico
(una compuerta)

A B

2. Diferencias entre los circuitos integrados de las familias TTL y CMOS

CMOS: TTL: CMOS con TTL

• Disipación de baja • El rango de tensión está • Los componentes CMOS

potencia: La disipación de
potencia depende de la
potencia de la fuente de
poder, su frecuencia, carga
en la salida y el tiempo de
arranque. A 1 MHz y a 50pF
de carga, la disipación de
potencia es típicamente
10nW por compuerta.
entre 0 y Vcc donde Vcc son usualmente más caros
es usualmente 4.75V – que los equivalentes en TTL.
5.25V. Un nivel bajo es Sin embargo, la tecnología
representado por niveles CMOS es más barata a nivel
de tensión entre 0V– de sistema, esto debido a los
0.8V, mientras que un chips que poseen un menor
nivel alto se representa tamaño además que
por niveles de tensión requieren menos regulación.
entre 2V – Vcc.
• La inmunidad al ruido
ronda el 50% o 45% de la
oscilación lógica.
• Niveles lógicos serán
esencialmente iguales a la
fuente de poder, esto
debido a la alta impedancia
de entrada.
• Tiempos de subida y
bajada controlados: Los
flancos de subida y de
bajada son usualmente
denominados como rampas
en lugar de funciones de
escalón, y tardan entre 20% –
40% más que los retrasos de
propagación.
• Nivel de tensión desde 0 a
VDD donde VDD es la fuente
de tensión. Un nivel bajo es
cualquier valor entre 0 y 1/3
de VDD mientras que un
nivel alto se representa
como cualquier valor entre
2/3 VDD y VDD.
• Retrasos de • Los componentes CMOS
propagación son de 10ns son más susceptibles a daños
al tratar con 15 pF/400 Ω por descargas electrostáticas
de carga. con respecto a los
componentes TTL.
• 10 mW de disipación • Los circuitos CMOS no
de potencia por drenan tanta potencia como
compuerta. los TTL en los períodos de
inactividad. Sin embargo, el
consumo de potencia de los
CMOS se incrementa más
rápidamente que los TTL al
aumentar la velocidad del
reloj. Un menor consumo de
corriente requiere menor
distribución de la fuente de
alimentación, teniendo
como producto un diseño
más sencillo y barato.
•Su mayor ventaja reside • Debido a que los tiempos
en las grandes de subida y bajada son
velocidades de mayores, la transmisión de las
conmutación. señales digitales resulta más
sencilla y barata con los
chips CMOS.
•Las señales de salida TTL
se degradan
rápidamente si no se
transmiten a través de
circuitos adicionales de
transmisión (no pueden
viajar más de 2 m por
cable sin graves
pérdidas).
• Retrasos de propagación
corta: Depende de la fuente
de poder, los retrasos de
propagación son
usualmente de 25 ns a 50 ns.
•La velocidad de
transmisión entre los
estados lógicos es su
mejor base, si bien esta
característica le hace
aumentar su consumo
siendo su mayor
enemigo.

3. Actividad interactiva “Crucigrama”