Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Lóg
gica de Diodoss
1. LÓGICA
L DE DIOD
DOS
La ló
ógica con diodos utiliza el he
echo de que los dioddos conduccen en un sentido
pero
o no en el opuesto,
o fu
uncionandoo como un interruptor o switch.
1.1. Características de
d la lógic
ca de Dio
odos
La Lógica
L de DDiodos o LDL utiliza dos
d niveless de voltaje
e para cod
dificar los estados
e
lógiccos: Un nivvel alto, NA, que corresponde
e a 3 Voltio
os y un nivvel bajo, NB,
N que
correesponde a 0 Voltios.
F
Figura 1. Circu
uito de la comp
puerta AND coon diodos
Notaa:
Si la tensión más positiva es el nivel 1, y la otra
o es el
nivell 0, se dice que el sisttema emplea a lógica
posiitiva.
(http
p://www.angelffire.com/la/SE
EMICONDUCT TORES/f
amiloog.html)
Notaa:
Si see designa al nivel 1 el esstado de tensión más
negaativo y el má ás positivo aal 0 lógico, entonces
e
direm
mos que esta amos ante u una lógica negativa.
(http
p://www.angelffire.com/la/SE
EMICONDUCT TORES/f
amiloog.html)
Lóg
gica de Diodoss
A coontinuación
n se analizzan los dife
erentes casos que se
e presenta
an en este tipo de
lógicca.
CAS
SO 1.
Lóg
gica de Diodoss
En este
e caso los
l diodos D1 y D2 estarán n en PD1 y la salida sse manten ndrá en NBB
por medio
m de D1 y D2. La caída a de voltaje
e en PD de
el diodo dee silicio es realmentee
de 0.7
0 V, segú ún lo visto en el temática de Diodos, esto
o indica qu
ue la caída a de voltaje
e
e los termiinales de la resistenccia es de 4,3 V y la
entre a salida en
ntonces esstará a 0.7 7
V figura 2.
V. Ver
CAS
SO 2.
En este
e caso el diodo D1 estaráá polarizad
do directa
amente (PD D) y ma antendrá la a
da a 0.7 V, o sea, a un nive
salid el bajo (NB
B). Obsérvese que e el voltaje
e de 0.7 V
impuuesto por la PD de D1D forza al diodo D2 a pasar a Polarizacción Inverssa (PI). Ver
figurra 3.
1
PD: Polarización Directa
Lóg
gica de Diodoss
los terminales
t de D1 habbrá 5V y entre
e los de
e D2 habrá á 2V en esste instantte. Los dos
s
diodos empiez zan a conducir debido a qu ue están Polarizado os Directa
amente. ElE
encial en Z comienza
pote a a decae er (I ≠ 0), y al cabo de unos iinstantes estará,
e por
ejem
mplo, en 3VV. En este momento en D2 no o habrá difeerencia dee potencial y por esto
o
ya no
n podrá ciircular corrriente a tra
avés de él. En D1 ha abrá aun 33V indicando que D1 1
puedde continuar el proceeso de PD D. Cuando D1 se po olarice dire
ectamente totalmente e
(en realidad
r esste proces
so tarda na anosegund dos), Z se encontrará á a 0.7V, y entoncess
en D2
D aparece erá un volta
aje de 2.3VV en PI.
CAS
SO 3.
En este
e caso ssucede lo contrario al
a caso antterior, ahora es el diodo
d D2 el
e que esta a
polarizado dire
ectamente (PD) y forzará
f al d
diodo D1 a pasar a polarizaciión inversa
a
(PI). La salida
a estará en NB. Ver fiigura 4.
Lóg
gica de Diodoss
CAS
SO 4.
En este
e caso los diodos D1 y D2 estarán en e PD. Deebido a la caída de po
otencial en
n
los diodos
d PD
D, la salida
a estará a 3.7 V, o se
ea, NA.
1
1.2.1 Com
mpuerta AND
A para
a la lógica positiva
Lóg
gica de Diodoss
1.2.2 Com
1 mpuerta AND
A para
a la lógica negativa
Lóg
gica de Diodoss
Bibliografía
a
• GONZA
ALEZ, Luis
s Ignacio. Introducción a los sistemas
s d
digitales. Páginas
P
31-33.
• ww.angelfire.com/la/SEMICON
http://ww NDUCTORES/familog
g.html