1

Practica 4: Compuertas Lógicas

Dennis Carlos Bautista, Luis Antonio Cordero, Ronal Oswaldo Galarza, Jonathan Andrés Ortiz, Daniel
Fernado Sarate

 tengan 1, 2, 4, 8, 16. Los “1”s deben estar adyacentes (no en

Abstract— In this practice, we will use Karnaugh's map method diagonal) y mientras más “1” tenga el grupo, mejor. La
to obtain the respective logical expressions where NAND, NOR función mejor simplificada es aquella que tiene el menor
and NOT logical gate checks are performed, to better understand número de grupos con el mayor número de “1” en cada grupo.
the operation and performance of the gates according to the type [2]
to be used, and thus understand the concept of zero and logical one
respectively.
Index Terms—Map, NAND, NOR and NOT

I. INTRODUCCION

En esta práctica se procederá a realizar el diseño de dos

circuitos, en sus variables de entradas ingresaremos dos
números binarios, para obtener como la salida la suma y la
resta, para ello emplearemos mapas de Karnaugh. Una vez
obtenida la simplificación booleana procederemos a
realizar el montaje del circuito con sus respectivas
compuertas lógicas. La información binaria se representa Ilustración 1. Representación del mapa. [1]
en un sistema digital por cantidades físicas denominadas
señales. Las señales eléctricas, como voltajes existen a
través del sistema digital en dos valores reconocibles y B. Compuertas Lógicas
representan una variable binaria igual a 1 o 0.
La lógica binaria con operaciones que toman un sentido lógico.
II. OBJETIVOS La manipulación de información binaria se hace por circuitos
 Diseñar y calcular circuitos usando mapas de lógicos que se denominan Compuertas Lógicas.
Karnaugh. Cada puerta lógica consiste en una red de dispositivos
 Comprobar el funcionamiento de los circuitos de interruptores que cumple las condiciones booleanas para el
aplicación. operador particular. Son esencialmente circuitos de
conmutación integrados en un Chip. Las compuertas son
bloques del Hardware que producen señales en binario 1 ó 0
III. MARCO TEÓRICO
cuando se satisfacen los requisitos de entrada lógica. [3]
A. Mapas de Karnaugh.

Son una herramienta muy utilizada para la simplificación de

circuitos lógicos. [1]Cuando se tiene una función lógica con su
tabla de verdad se puede implementar esa función. Este tiene 8
casillas que corresponden a 2n, donde n = 3 (número de
variables (A, B, C)). En el mapa de Karnaugh se han puesto
“1” en las casillas que corresponden a los valores de F = “1”
en la tabla de verdad. Tomar en cuenta la numeración de las
filas de la tabla de verdad y la numeración de las casillas. Para
proceder con la simplificación, se crean grupos de “1”s que
 2

Ilustración 4. Tabla de verdad y símbolo compuerta OR. [2]

Ilustración 2. Compuertas Lógicas. [2]

 NOT: El circuito NOT es un inversor que invierte el

 AND: Cada compuerta tiene dos variables de entrada

llamadas A y B y una salida binaria designada por x.
Esta compuerta produce la multiplicación lógica
(AND): esto es: la salida es 1 si la entrada A y la
entrada B están ambas en el binario 1; de otra manera,
la salida es 0, condiciones que son especificadas en la
tabla de verdad de dicha compuerta. El símbolo de
operación algebraico de la función AND es el mismo
que el símbolo de la multiplicación de la aritmética
ordinaria (*). Las compuertas AND pueden tener más
de dos entradas y por definición, la salida es 1 si todas
las entradas son 1. [2]
nivel lógico de una señal binaria. Produce el NOT, o
función complementaria. El símbolo algebraico
utilizado para el complemento es una barra sobra el
símbolo de la variable binaria. Si la variable binaria
posee un valor 0, la compuerta NOT cambia su
estado al valor 1 y viceversa. El círculo pequeño en
la salida de un símbolo grafico de un inversor designa
un inversor lógico.

Ilustración 5. Tabla de verdad y símbolo de compuerta NOT. [2]

IV. DESARROLLO
A. EJERCICIO 1

Un sistema tiene en su entrada un número binario, N, de

Ilustración 3. Tabla de verdad y símbolo de compuerta AND. [2]
 OR: La compuerta OR produce la función sumadora,
esto es, la salida es 1 si la entrada A o la entrada B o
ambas son 1; de otra manera, la salida es 0. El símbolo
algebraico de la función OR (+), es igual a la operación
de aritmética de suma. Las compuertas OR pueden
tener más de dos entradas y por definición la salida es
1 si cualquier entrada es 1. [2]
cuatro bits y a su salida, posee dos motores de CC M1 y M2.
M1 se activa si 7 ≤ N ≤ 12. M2 permanece desactivado si N es
cero o múltiplo de 4. Obtenga las tablas de verdad y las
funciones lógicas para cada motor.
1. Obtenga las funciones lógicas de cada salida y
simplifíquelas por Karnaugh.
Tabla 1. Tabla de verdad general para el problema propuesto.
(Fuente: Estudiantes)

# A B C D M1 M2
0 0 0 0 0 0 0
1 0 0 0 1 0 1
2 0 0 1 0 0 1
3 0 0 1 1 0 1
4 0 1 0 0 0 0
5 0 1 0 1 0 1
 3

6 Tabla 3. . Mapas de Karnaugh para el motor 1(Fuente:

0 1 1 0 0 1
Estudiantes)
7 0 1 1 1 1 1
8 1 0 0 0 1 0
9 1 0 0 1 1 1
10 1 0 1 0 1 1
11 1 0 1 1 1 1
12 1 1 0 0 1 0
13 1 1 0 1 0 1
14 1 1 1 0 0 1
15 1 1 1 1 0 1 5. Función lógica para el Motor 2 obtenida a partir
de la tabla de verdad mostrada en la Tabla 3 es:

M2  C  D
6. Realizamos el Esquema electrónico simplificado para
el motor 1 y 2 en Proteus

2. Motor 1 con mapa de Karnaugh para M1

Tabla 2. Mapa

de Karnaugh para el motor 1(Fuente: Estudiantes)

Ilustración 6. Esquema electrónico simplificado para el motor 1 y 2

a. Diseñamos la placa
3. Función lógica para el Motor 1 obtenida a partir
de la tabla de verdad mostrada en la Tabla 2 es:
M1  AC D  AB  ABCD
4. Motor 2 con mapa de Karnaugh para M2

Ilustración 7. Placa del motor 1 y 2

A. EJERCICIO 2
Se tiene un comparador de dos números (A y B) de dos bits
cada uno. Las salidas (S0, S1 y S2) toman el valor lógico
 4

de "1" cuando A>B, A<B y A=B, respectivamente. 4. Mapa de Karnaugh para la salida 𝑆1 ( Fuente
estudiante)
1. Obtenga las funciones lógicas de cada salida y
simplifíquelas por Karnaugh. Tabla 6. Mapa de Karnaugh para la salida 𝑆1(Fuente: Estudiantes)

Tabla 4. Tabla de verdad general para el problema propuesto. (Fuente:

Estudiantes)

# A B # C D S0 S1 S2
0 0 0 0 0 0 0 0 1
0 0 0 1 0 1 0 1 0
0 0 0 2 1 0 0 1 0
0 0 0 3 1 1 0 1 0
1 0 1 0 0 0 1 0 0
1 0 1 1 0 1 0 0 1
1 0 1 2 1 0 0 1 0
1 0 1 3 1 1 0 1 0
5. Función lógica para la salida 𝑺1 obtenida a partir de
2 1 0 0 0 0 1 0 0 la tabla de verdad mostrada en la tabla 6
2 1 0 1 0 1 1 0 0
2
2
1
1
0
0
2
3
1
1
0
1
0
0
0
1
1
0
x  AC  A B D  B C D
3 1 1 0 0 0 1 0 0
3 1 1 1 0 1 1 0 0
3 1 1 2 1 0 1 0 0 6. Mapa de Karnaugh para la salida 𝑆 (Fuente
3 1 1 3 1 1 0 0 1
estudiante)

Tabla 7. Mapa de Karnaugh para la salida 𝑆2(Fuente: Estudiantes)

7. Función lógica para la salida 𝑺1 obtenida a partir de

la tabla de verdad mostrada en la tabla 7.

2. Mapa de Karnaugh para la salida 𝑆0 ( Fuente

x  A B C D  A B C D  ABCD  A B C D
estudiante)

Tabla 5. Mapa de Karnaugh para la salida 𝑆0(Fuente: Estudiantes)

8. Realizamos el Esquema electrónico simplificado

circuito de simulación para S0, S1, S2

3. Función lógica para la salida 𝑺o obtenida a partir de

la tabla de verdad mostrada en la tabla

x  AC  B C D  A B D
 5

pinMode(7, INPUT); pinMode(8, INPUT); pinMode(9,

INPUT); pinMode(10, INPUT);
pinMode(11, OUTPUT); pinMode(12, OUTPUT);
pinMode(13, OUTPUT);
}

void loop()
{
int sA1 = digitalRead(1);
int sB1 = digitalRead(2);
int sC1 = digitalRead(3);
int sD1 = digitalRead(4);
digitalWrite(5, (sA1*!sC1*!sD1) + (sA1*!sB1) +
(!sA1*sB1*sC1*sD1));
digitalWrite(6, (sC1 + sD1));

int sA2 = digitalRead(7);

int sB2 = digitalRead(8);
int sC2 = digitalRead(9);
int sD2 = digitalRead(10);
Ilustración 8.Circuito de Simulación para S0, S1, S2 (Fuente:
Estudiantes) digitalWrite(11, ((sA2*!sC2) + (sB2*!sC2*!sD2) +
(sA2*sB2*!sD2)));
digitalWrite(12, ((!sA2*sC2) + (!sA2*!sB2*sD2) +
(!sB2*sC2*sD2)));
digitalWrite(13, (!sA2*!sB2*!sC2*!sD2) +
9. Diseñamos la placa (!sA2*sB2*!sC2*sD2) + (sA2*sB2*sC2*sD2) +
(sA2*!sB2*sC2*!sD2));
}

Ilustración 9. Diseño de placa para S0, S1, S2 (Fuente: Estudiantes

Ilustración 10. Parte de la codificación de la rdunio del ejercicio 1 y
2 (Fuente: Estudiante)

V. DESARROLLO EN LA PLACA ARDUINO

A. Realizamos la siguiente codificación

void setup()
{
pinMode(1, INPUT); pinMode(2, INPUT); pinMode(3,
INPUT); pinMode(4, INPUT);
pinMode(5, OUTPUT); pinMode(6, OUTPUT);

Ilustración 11Parte d ela codifcación dela rdunio del ejercicio 1 y 2
Ilustración 12. Codifcación del ardunio (Fuente: Estudiante)
VI. COCLUSIONES
En conclusión, las dos formas básicas de representar el
valor numérico de las cantidades físicas son la analógica
(continua)
y la digital (discreta).
La mayoría de las cantidades en el mundo real son
analógicas, pero, por lo general, las técnicas digitales son
superiores a las técnicas analógicas, y se pronostica que la
mayor parte de los avances tecnológicos estarán en el ámbito
digital.
El sistema numérico binario es el sistema básico que se
utiliza en la tecnología digital.
Los circuitos digitales o lógicos operan con voltajes que se
encuentran dentro de intervalos prescritos, los cuales
representan ya sea un 0 o un 1 binario.
Las dos formas básicas de transferir información digital
son: en paralelo (todos los bits simultáneamente) y en serie
(un bit a la vez).
Las dos formas generales para las expresiones lógicas son la
forma de suma de productos y la forma de producto de sumas.
Un método para el diseño de un circuito lógico combinacional
es (1) construir su tabla de verdad, convertir la tabla de verdad
en una expresión de suma de productos, simplificar la
expresión mediante álgebra booleana o mapeo de Karnaugh.
implementar la expresión
final.
El proceso de mapa K tiene varias ventajas en comparación
con el método algebraico. El mapeo K es un proceso más
ordenado, con pasos bien definidos en comparación con el
proceso de prueba y error que se utiliza algunas veces en la
simplificación algebraica.
Por lo general, el mapeo K requiere menos pasos, en especial
para las expresiones que contienen muchos términos, y
siempre produce una expresión.
6
VII. BLIOGRAFÍA
[1] R. J. TOCCI, Sistemas Digitales: Pricipios y
Aplicaciones, Décima Edición, México: Editorial
Prentice Hall, 2007.
[2] Anónimo, «Profesor Molina,» [En línea]. Available:
http://www.profesormolina.com.ar/electronica. [Último
acceso: 17 Diciembre 2019].
[3] Anónimo, «Electrónica Unicrom,» 11 Julio 2017. [En
línea]. Available: https://unicrom.com/mapas-de-
karnaugh-simplificacion-de-funciones/. [Último acceso:
17 Diciembre 2019].
Ronal Galarza nacido el 11 de Enero de 1998, se graduo
en el colegio Fiscomisional “Rio Cenepa”, Canton
Gualaquiza, vive en Cuenca y estudia en la Universidad
Politécnica Salesiana sede Cuenca, sigue la carrera de
Ingeniería Mecánica Automotriz
Daniel Sárate nacido el 18 de Julio de 1998, graduado en
el colegio Técnico “Daniel Córdova Toral” de Cuenca,
vive en Cuenca y estudia en la Universidad Politécnica
Salesiana sede Cuenca, sigue la carrera de Ingeniería
Mecánica Automotriz.
Luis Cordero Sánchez nacido el 25 de Noviembre de
1997, se graduó en el colegio Particular "Nuestra
Familia" de Cuenca, vive en Cuenca y estudia en la
Universidad Politécnica Salesiana sede Cuenca, sigue la
carrera de Ingeniería Mecánica Aumotriz.
.
Jonnathan Ortiz nacido el 26 de agosto de 1998
graduado en la unidad educativa "Las Palmas" vive en
cuenca y estufia en la Universidad Politecnica
Salesiana, sigue la carrera de Ingenieria Mecanica
Automotriz
Dennis Bautista nacido el 19 de Mayo de 1997,
graduado en el colegio Técnico “Daniel Córdova
Toral” de Cuenca, vive en Cuenca y estudia en la
Universidad Politécnica Salesiana sede Cuenca,
sigue la carrera de Ingeniería Mecánica Automotriz.
 7

VIII. ANEXOS