SISTEMAS DIGITALES

1º I.T. Informática de Sistemas

Curso 2004 – 2005 Página 1 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria

Ejercicio 2
Obtener un biestable tipo D a partir de uno tipo T.

Ejercicio 3
Obtener un biestable tipo J-K a partir de uno tipo D.
 SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 2 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria

Ejercicio 5
Diseñar un circuito secuencial síncrono que genere continuamente la secuencia de salida 2, 3,
2, 1, 2, 3, 1, 0. Utilícense biestables tipo D para la síntesis del circuito.
 SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 3 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria

Ejercicio 7
Un circuito secuencial síncrono tiene una entrada X, y una salida Z. Para la secuencia de
entrada X=0001010 genera la secuencia de salida Z=1011011. Obtener la tabla de transición de
estados para este circuito sabiendo que sólo tiene dos estados.

Ejercicio 8
Diseñar un circuito secuencial síncrono con una entrada X por la que llegan bits en serie de
forma continua. El circuito debe detectar la secuencia de entrada 10010 poniendo la salida Z a nivel
lógico 1 al detectar el último carácter de la secuencia. Utilícense biestables tipo T para la síntesis
del circuito.
 SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 4 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria
 SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 5 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria

Ejercicio 11
Diseñar el diagrama de estados y la tabla de transición de estados de un circuito secuencial
síncrono con una entrada X y una salida Z. Por la entrada X se reciben en serie caracteres BCD,
siendo el primer bit recibido el más significativo. El circuito debe activar la salida en cuanto se
detecte que el carácter recibido es erróneo (al menos dos bits son necesarios para comprobar la
validez de un carácter BCD). La salida permanecerá activa hasta que se hayan recibido los cuatro
bits del carácter, desactivándola seguidamente ante la recepción de un nuevo carácter BCD.

Ejercicio 12
Diseñar un sumador serie para números de 4 bits. El circuito posee dos entradas A y B por las
que se reciben los números a sumar y dos salidas; una indicara la suma S, y otra indicará el acarreo
final C. Los caracteres se reciben seguidos, comenzando por el bit menos significativo. Sintetizar el
circuito empleando biestables tipo D.
 SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 6 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria
 SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 7 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria