El VIA Nano (su nombre c�digo antiguo fue VIA Isaiah) es un procesador de 64 Bits

para computadoras personales (CPU), anunciado por VIA Technologies desde 2004.

En 2007 VIA anunci� oficialmente que su divisi�n de CPU, Centaur Technology, estaba
trabajando en una nueva arquitectura para procesadores en los �ltimos cuatro a�os,
lo que confirma los anteriores rumores. Esta nueva arquitectura ha sido dise�ado
desde cero, con fecha de lanzamiento planeada para principios de 2008.

El 24 de enero de 2008, el dise�o se inaugur� y present� no s�lo como un

procesador, sino tambi�n como la arquitectura VIA Isa�as de 64 bits.

El 28 de mayo de 2008, VIA anunci� la disposici�n final de procesadores Isaiah

tanto de voltaje estandard como variantes de baja tensi�n, mientras que tambi�n
presenta el procesador de marca Nano

A diferencia de Intel y AMD, VIA utiliza dos nombres clave para el desarrollo de
cada uno de sus n�cleos de CPU. En este caso, el c�digo �CN� se utiliz� en los
EE.UU. por Centaur Technology. Nombres B�blicos se utilizan como c�digos de los
n�cleos de VIA en Taiw�n, Isaiah (Isa�as) fue el nombre elegido para este
procesador y la arquitectura.

Se espera que la VIA Isa�as sea el doble de r�pido en el rendimiento en enteros y

cuatro veces m�s r�pido en punto flotante respecto a la generaci�n anterior (VIA
Esther) a una velocidad de reloj equivalente. El consumo de energ�a tambi�n se
espera que est� a la par con la generaci�n anterior de CPUs VIA, con un TDP que va
desde 5W a 25W.

Siendo un dise�o completamente nuevo, la arquitectura Isaiah fue construida con

soporte para caracter�sticas como el conjunto de instrucciones x86-64 y tecnolog�a
de virtualizaci�n que no se dispon�a en anteriores microprocesadores VIA, como la
l�nea VIA C7

�ndice
1 Caracter�sticas
2 Mejoras en la arquitectura
3 Enlaces externos
4 V�ase tambi�n
Caracter�sticas
Nombre c�digo CN.
Instrucciones de arquitectura X86-64
Proceso de fabricaci�n de 65nm o 45nm
25W TDP a 2.0GHz
Bus V4 a una velocidad de 800 MHz ~ 1333MHz
Soporte para ECC
Tecnolog�a de virtualizaci�n (implementaci�n compatible con Intel)
Memoria cach� L1 de 64KB y memoria cach� L2 de 1 MB, exclusiva
Compatible a nivel de pin con el VIA C7.
94 Millones de transistores aproximadamente
Mejoras en la arquitectura
Dise�o out-of-order y superescalar: Proporciona mucho mejor rendimiento que su
predecesor, el procesador VIA C7, que era in-order. Esto sit�a a la arquitectura de
Isa�as en l�nea con las actuales ofertas de AMD e Intel, con excepci�n de Intel
Atom, que tiene un dise�o in-order.
Fusi�n de instrucciones : Permite combinar algunas instrucciones como una sola
instrucci�n con el fin de reducir los requisitos de energ�a y dar un mayor
rendimiento.
Predictor de saltos mejorado: Usa ocho predictores en dos etapas de pipeline.
Dise�o de cach�: Un dise�o de cach� exclusivo significa que los contenidos de la
cach� L1, no est�n duplicados en la cach� L2, proporcionando una cach� total m�s
grande.
Prefetch de datos: La incorporaci�n de nuevos mecanismos de prefetch de datos,
incluyendo tanto la carga de una cach� de 64 l�neas antes de cargar la cach� L2
como una carga directa para la cach� L1.
Obtiene 4 instrucciones x86 por ciclo frente a las 3-5 de Intel.
Env�a 3 unidades / reloj a las unidades de ejecuci�n.
Acceso a la memoria: Fusi�n de los almacenes m�s peque�os en mayor carga de datos.
unidades de ejecuci�n: Est�n disponibles siete unidades de ejecuci�n, lo que
permite hasta siete micro-ops para ser ejecutadas por el reloj.
2 unidades de enteros: Una unidad (ALU1) es caracter�stica completa, mientras que
el otro (ALU2) carece de algunas bajo las instrucciones de uso y, por tanto, se
puede utilizar con m�s frecuencia para tareas como la direcci�n c�lculos.
2 unidades de almacenamiento (VIA se refieren a estas como almac�n de direcciones y
otro para almac�n de datos)
1 unidad de carga
Medios de comunicaci�n o 2 unidades de 128-bit de ancho datapath, 4 de apoyo �nico
precisi�n o 2 de doble precisi�n.
Una unidad (MEDIA-A) se corresponde con el soporte de punto flotante, 2-reloj de la
latencia para instrucciones add de simple precisi�n y doble precisi�n, integer
SIMD, cifrado, divisi�n y ra�z cuadrada.
La otra unidad (MEDIA-B) realiza multiplicaci�n en precisi�n simple, con 3-reloj de
la latencia para multiplicaci�n de doble precisi�n.
C�lculo de medios: Se refiere al uso de unidades de ejecuci�n de coma flotante .
Utiliza una unidad de ejecuci�n para c�lculo de coma flotante y otra para
multiplicaci�n, que permite la ejecuci�n de hasta cuatro coma flotante y multiplica
cuatro por reloj.
a nueva aplicaci�n de adici�n-FP Adem�s con los m�s bajos de latencia (en relojes)
visto en procesadores x86 hasta la fecha.
Casi todas las instrucciones SIMD entero se ejecutan en un ciclo reloj.
Implementa conjunto de instrucciones multimedia MMX, SSE, SSE2, SSE3, SSSE3
Administraci�n de Energ�a: Adem�s de que requiere de muy baja potencia, se incluyen
muchas caracter�sticas nuevas .
Incluye un nuevo estado de energ�a C6 (cach�s son lavadas con estado interno
guardado, y voltaje principal est� apagada).
Control de Estado P-Adaptive: La transici�n entre el rendimiento y la tensi�n de
los estados sin parar la ejecuci�n.
Overclocking adaptable: overclocking autom�tico si hay baja temperatura en el
procesador de n�cleo.
Limitador t�rmico adaptable: Ajuste del procesador para mantener una temperatura de
usuario predefinidas.
Cifrado: Incluye el motor VIA PadLock
Soporte por hardware de cifrado Advanced Encryption Standard, y hashing SHA-1 y
SHA-256