Parámetros eléctricos

Parámetros eléctricos de los ! Introducción

Sistemas Digitales ! Parámetros estáticos
! Parámetros dinámicos
! Fan-in y Fan-out
Dr. Jose Luis Rosselló
! Ejemplos y ejercicios prácticos
Grupo Tecnología Electrónica
Universidad de las Islas Baleares

1 2

Introducción Introducción
! La información pude ser representada como ! Hay distintas formas de implementar circuitos
un conjunto de unos y ceros (nivel lógico) digitales (tecnologías digitales)
! En un circuito digital los unos y los ceros ! Existen muchos tipos de tecnologías
están representados por tensiones altas (1) o ! CMOS
TTL
bajas (0) !

! ECL
! Se podrán construir dispositivos que procesen ! BiCMOS
la información de forma que se pueda operar ! ….
con números, procesar imágenes, transmitir ! Dependiendo de las características del circuito
información, etc. a realizar se elegirá una u otra tecnología
3 4
Dispositivos discretos Familias lógicas
! Bipolar
! TTL
! ECL
! MOS
! CMOS
! HCMOS (Componentes discretos)
! NMOS

5 6

Escalas de integración Parámetros estáticos

! SSI <12 Puertas ! Niveles lógicos
! MSI <100 Puertas ! Inmunidad al ruido
! LSI <1000 Puertas ! Niveles de ruido
! VLSI >10000 Puertas ! Ejemplos

7 8
 Función de transferencia de una puerta
Niveles lógicos
V(y)
V(x) V(y)

V
H f V V(y)
V(y)=V(x) "1" OH Pendiente = -1
V V
IH OH
Zona de pendiente muy
abrupta (mucha indefinición
V Voltage de transición No permitido
M en la salida)

VL V Pendiente = -1
IL VOL
"0"
V
V(x) OL V
VL V V V(x)
H IL IH

Niveles de voltage
9 10

Niveles lógicos Coherencia de niveles

ENTRADA SALIDA ENTRADA SALIDA
VDD VDD VDD
ENTRADA SALIDA VOH VOH
V(y)
VDD VDD VIH VIH
Pendiente = -1
VOH V
OH
VIH VIL VIL

VOL VOL
0V 0V 0V
VIL
Pendiente = -1
VOL VOL
0V 0V
V V V(x)
IL IH

11 12
 Regeneración de los niveles
lógicos Inmunidad al ruido
Ruido
amortiguado
ENTRADA VALOR INTERMEDIO SALIDA
VDD ENTRADA SALIDA
VDD VDD
VIH VOH

VIH
VIL

0V 0V
VIL
Ruido
VOL magnificado
VIN VOUT 0V

13 14

Niveles de ruido Definición de niveles de ruido

ENTRADA SALIDA ENTRADA SALIDA ! NMH=VOH-VIH Nivel de ruido alto
VOH NMH
VIH ! NML=VIL-VOL Nivel de ruido bajo
VIL

VOL
0V
! Indican en voltios la inmunidad al ruido
de una determinada tecnología

15 16
 Ejemplo A: Calcular márgenes Ejemplo B: Calcular márgenes
de ruido de ruido

NMH=1.6-1.05=0.55V NMH=1.7-0.63=1.07V

NML=0.7-0.1=0.6V NML=0.35-0.09=0.26V

17 18

Cálculo de los márgenes de

ruido Niveles de ruido CMOS y TTL
Ejemplo A:
ENTRADA SALIDA
! 5V 5V
VOH=4.4V
! NMH=0.55V
VIH=3.5V
! NML=0.6V
! Ejemplo B: VIL=1.5V
! NMH=1.07V VOL=0.33V
0V 0V
! NML=0.26V

CMOS
19 20
Niveles de ruido CMOS y TTL Niveles de ruido CMOS y TTL
ENTRADA SALIDA ! CMOS:
5V 5V
! NMH=0.9V
! NML=1.17V
VOH=2.4V
! TTL:
VIH=2V ! NMH=0.4V
! NML=0.4V
VIL=0.8V VOL=0.4V
0V 0V ! Basándose en estos resultados, ¿que familia
de dispositivos (CMOS o TTL) se tienen que
usar en un entorno de alto ruido?

TTL
21 22

Parámetros dinámicos Parámetros dinámicos

! Disipación de potencia ! Disipación de potencia
! Tiempo de propagación ! ICCH. Corriente de alimentación cuando la
salida de la puerta es un nivel alto
! Producto retraso-potencia
! ICCL. Corriente de alimentación cuando la
salida de la puerta es un nivel bajo
! En un ciclo de trabajo la disipación media
será de:
! P=VCC(ICCH+ICCL)/2

23 24
Disipación en circuitos CMOS y
TTL Tiempo de propagación
! En un circuito TTL la potencia disipada Vin

no depende de la frecuencia de
operación 50%

! En un circuito CMOS la potencia t t

t

disipada depende linealmente con la Vout

pHL pLH

frecuencia de operación 90%

P TTL CMOS 50%

10% t

0 f tf tr
25 26
0

Tiempo de propagación Producto retardo-potencia

! El retardo de propagación en una
puerta limita la frecuencia a la que
puede trabajar (f!1/tp)
! Cuanto menor es el retardo mayor es la
frecuéncia máxima
! Cuando en una aplicación es importante tanto
la velocidad de operación como la potencia
consumida el producto retardo-potencia es el
factor a tener en cuenta
! Cuanto menor sea el producto, mejor será la
tecnología
! Ej. un HCMOS tiene un producto 1.2pJ
mientras que un TTL de bajo consumo es de
unos 22pJ

27 28
 Fan-in y Fan-out Carga CMOS
! La lógica CMOS utiliza transistores MOS
(a) Fan-out N con una impedancia de entrada
capacitativa
M
! La limitación viene dada por los tiempos
(b) Fan-in M
N de carga y descarga asociados con la
resistencia de salida de la puerta
excitadora
Fan-out: Número máximo de entradas que se pueden conectar a
una salida
29 30

Carga CMOS Carga TTL

! Una puerta excitadora entrega o absorbe
Car
ga
corriente de las puertas de carga que están
en estado alto (IIH) o bajo (IIL)
! Cuanta más carga a la salida de una puerta
mayor es la corriente y menor la tensión de
tp!RC salida
a
! Existirá un límite de corriente de salida IOL e
carg
Des IOH por encima del cual la puerta se rompe

31 32
Carga TTL Carga TTL
IIH

IIIHIL

N
NII
IHIH < IOH

N IIH
N IIL < IOL
33 34

Ejemplos y ejercicios prácticos Ejemplos y ejercicios prácticos

! ¿Qué es mejor, disponer de un valor de
margen de ruido alto o bajo?
! Si la puerta A tiene un retardo de
propagación de 1ns y la puerta B lo
tiene de 100ps. ¿Que puerta puede
trabajar a frecuencia mayor?
! Por una determinada puerta circulan
2uA cuando su salida está a nivel ALTO
y 3.6uA cuando está a nivel BAJO.
¿Cual es la disipación de potencia media
si sabemos que se trata de una puerta
TTL que funciona con un ciclo de
trabajo del 50%?

35 36
 Ejemplos y ejercicios prácticos

v0 v1 v2 v3 v4 v5
Si los tiempos de
propagación de
cada inversor son v0 v1 v5

tpHL=10ps y
tpLH=12ps calcula
la frecuéncia de
oscilación del
circuito
T = 2 ! tp ! N
37