Está en la página 1de 3

1

Guía 1: Pre Informe Compuertas Lógicas

C. A. Castillo, cacastillocas@unal.edu.co

25451626

I. PREGUNTAS

1. ¿Cómo se construyen compuertas lógicas AND, OR, NOT y XOR a partir de compuertas NAND y NOR?

Compuertas NAND

NOT y XOR a partir de compuertas NAND y NOR? Compuertas NAND XOR Compuertas NOR XOR

XOR

y XOR a partir de compuertas NAND y NOR? Compuertas NAND XOR Compuertas NOR XOR 2.

Compuertas NOR

de compuertas NAND y NOR? Compuertas NAND XOR Compuertas NOR XOR 2. ¿Cómo se interpretan los

XOR

NAND y NOR? Compuertas NAND XOR Compuertas NOR XOR 2. ¿Cómo se interpretan los valores de

2. ¿Cómo se interpretan los valores de tensión y corriente de entrada y salida de las compuertas lógicas (Vih, Vil, Voh, Vol, Iih, Iil, Ioh, Iol)

Voltaje de entrada mínimo de nivel alto (VIHmin)

Mínimo valor de entrada garantizado para ser reconocido como un ALTO

! Voltaje de salida mínimo de nivel alto (VOHmin)

Mínimo valor de salida garantizado en el estado ALTO

! Voltaje de entrada máximo de nivel bajo (VILmax)

Máximo valor de entrada garantizado para ser reconocido como un BAJO

! Voltaje de salida máximo de nivel bajo (VOLmax)

Máximo valor de salida garantizado en el estado BAJO

2

Todos éstos varian con la temperatura, tensión de alimentación, proceso (tecnología de fabricación)

! Corriente de entrada de nivel alto (IIH)

Corriente en una entrada cuando se le aplica un nivel ALTO

! Corriente de salida de nivel alto (IOH)

La corriente en una salida cuando se aplican condiciones de

entrada que generen en la salida un nivel ALTO

! Corriente de entrada de nivel bajo (IIL)

Corriente en una entrada cuando se le aplica un nivel BAJO

! Corriente de salida de nivel bajo (IOL)

La corriente en una salida cuando se aplican condiciones de entrada que generen en la salida un nivel BAJO

3. ¿Cuál es el margen de ruido de una compuerta lógica?

El ruido es el elemento más común que puede hacer que nuestro circuito no funcione habiendo sido diseñado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o capacidades internas) o también como consecuencia de ruido exterior (el propio de un ambiente industrial).

     

TTL

Fairchild

Fairchild

PARAMETRO

TTL

estándar

TTL

74L

Schottky

de

baja

4000B

CMOS

4000B

CMOS

potencia

(con

(con

(LS)

Vcc=5V)

Vcc=10V)

Margen

de

         

ruido

1 V

1 V

0'8 V

2 V

4 V

admisible

4. ¿Qué es el FAN-OUT de una compuerta?

Es el máximo número de puertas que podemos excitar sin salirnos de los márgenes garantizados por el fabricante. Nos asegura que en la entrada de las puertas excitadas:

VOH es mayor que VOH mín VOL es menor que VOL mín

Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT más bajo para nuestros diseños.

Si además nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo como:

FAN OUT = IOL máx / IIL máx

Donde IOL e IIL son las corrientes de salida y entrada mínimas de puerta.

5. Calcule la potencia consumida por las compuertas lógicas utilizadas.

6. A la hora de medir tiempos de retardo, ¿Por qué se utiliza una señal cuadrada?

RETARDOS DE LO PROPAGACIÓN

Una señal lógica siempre experimenta un retraso al recorrer el circuito. Los dos tiempos de retraso de propagación se definen como sigue:

: tiempo de retraso al pasar del estrado lógico 0 al 1 lógico (de BAJO a ALTO)

: tiempo de retraso al pasar del estrado lógico 1 al 0 lógico (de ALTO a BAJO)

Para esto se mide entre los puntos de 50% en las transiciones de entrada y de salida. En términos generales y no son el mismo valor y ambos varían según las condiciones de carga. Los valores de los tiempos de propagación se utilizan como una medida de la velocidad relativa de los circuitos lógicos. Por ejemplo, un circuito lógico con valores de 10 ns es un circuito lógico más rápido que uno con valores de 20 ns en condiciones especificadas de carga.

Al colocar en las compuertas lógicas una señal cuadrada y una constante, esta presentará un desfase de la onda, con un determinado corrimiento y su trazado es un reflejo de la imagen de entrada, es decir que esta invertida.

7. ¿Qué diferencias encuentra entre las compuertas de la familia lógica TTL y la CMOS? Explique en que radican estas diferencias.

Características de la lógica CMOS:

• Disipación de baja potencia: La disipación de potencia depende de la potencia de la fuente de poder, su frecuencia, carga en la salida y el tiempo de arranque. A 1 MHz y a 50pF de carga, la disipación de potencia es típicamente 10nW por compuerta.

• Retrasos de propagación corta: Depende de la fuente de poder, los retrasos de propagación son usualmente de 25 ns a 50 ns.

Tiempos de subida y bajada controlados: Los flancos de subida y de bajada son usualmente denominados como rampas en lugar de funciones de escalón, y tardan entre 20% 40% más que los retrasos de propagación.

• La inmunidad al ruido ronda el 50% o 45% de la oscilación lógica.

• Niveles lógicos serán esencialmente iguales a la fuente de poder, esto debido a la alta impedancia de entrada.

• Nivel de tensión desde 0 a VDD donde VDD es la fuente de

tensión. Un nivel bajo es cualquier valor entre 0 y 1/3 de VDD

3

mientras que un nivel alto se representa como cualquier valor entre 2/3 VDD y VDD.

Características de la lógica TTL:

• 10 mW de disipación de potencia por compuerta.

• Retrasos de propagación son de 10ns al tratar con 15 pF/400 Ω de carga.

• El rango de tensión está entre 0 y Vcc donde Vcc es usualmente

4.75V 5.25V. Un nivel bajo es representado por niveles de tensión entre 0V0.8V, mientras que un nivel alto se representa por niveles de tensión entre 2V Vcc.

CMOS comparado con TTL:

• Los componentes CMOS son usualmente más caros que los equivalentes en TTL. Sin embargo, la tecnología CMOS es más barata a nivel de sistema, esto debido a los chips que poseen un menor tamaño además que requieren menos regulación.

• Los circuitos CMOS no drenan tanta potencia como los TTL en los

períodos de inactividad. Sin embargo, el consumo de potencia de los CMOS se incrementa más rápidamente que los TTL al aumentar la velocidad del reloj. Un menor consumo de corriente requiere menor distribución de la fuente de alimentación, teniendo como producto un diseño más sencillo y barato.

• Debido a que los tiempos de subida y bajada son mayores, la

transmisión de las señales digitales resulta más sencilla y barata con los chips CMOS.

• Los componentes CMOS son más susceptibles a daños por descargas electrostáticas con respecto a los componentes TTL.

II. REFERENCIAS

[1]

Universidad de Valencia, Curso de Electrónica Digital II, tomado de:

http://www.uv.es/marinjl/electro/digital2.html

 

[2]

Sistemas Digitales I, Compuertas NAND y NOR, tomado de:

http://ilde-sosa.tripod.com/pdf/12_circuitos_con_nand_y_nor.pdf

 

[3]

Universidad Nacional Experimental Politécnica, Compuertas Lógicas, tomado de:

http://www.el.bqto.unexpo.edu.ve/~ltarazona/digitales/tema4A_2.p

df

[4]

National

Instruments,

CMOS

y

TTL,

tomado

de:

http://digital.ni.com/public.nsf/allkb/A829F34E0BACA99786257D

9600746CFF