Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Frecuencia de referencia
Abstract— the main objective of this report is to show the
process done to design a PLL – based frequency synthesizer Debido a que la frecuencia máxima de funcionamiento del
integer N, using the integrated circuit CD4046. circuito integrado CD4046 es de 1 MHz, las frecuencias de
salida que se escogerán para el diseño de este sintetizador
Palabras Claves— diseño, frecuencia, ganancia. serán de algunos KHz, por lo que la frecuencia de referencia
para este diseño se escogió de 10 KHz.
I. INTRODUCTION
Comparador de fase, filtro y VCO
C omo un ejercicio previo a la entrega final de este trabajo
de grado, se realizó el diseño y la implementación de un Para la realización de estas tres etapas del sintetizador de
sintetizador de frecuencia tipo entero N basado en el PLL frecuencia (comparador de fase, filtro y VCO), se utilizará el
CD4046 y en los circuitos integrados contadores 7490 y 7493, circuito integrado CD4046, como se ha mencionado
estos dos últimos se utilizaron para realizar el divisor de anteriormente. En la figura 2 se encuentra el esquema interno
frecuencias. de este PLL. Como se observa en la figura, el PLL cuenta con
dos comparadores de fase, el primero basado en una
En el presente informe se encuentra el proceso llevado a cabo compuerta lógica XOR y el segundo basado en una
para el diseño de cada una de las etapas que conforman a este comparación directa de desfases entre la señal de referencia y
tipo de sistemas. El diseño realizado estuvo en gran parte la señal del VCO. Para este diseño se utilizará el comparador 2
basado en la hoja de datos del circuito integrado CD4046 y un filtro pasa-bajo de primer orden. La escogencia de los
proporcionada por el fabricante. valores de C1, R1 y R2, que determinan las características del
VCO se encuentran más adelante.
Figura 1: Diagrama de bloques del sintetizador de frecuencia. Figura 2: Esquema interno del circuito integrado CD4046. Tomado
de la hoja de datos proporcionada por el fabricante (National
Semiconductor).
Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. 2
R1 entre 3 KΩ y 300 KΩ
R2 entre 3 KΩ y 300 KΩ
R1||R2 > 2.7 KΩ
C1 > 40 pF
Figura 4: relación entre el rango de la frecuencia de enganche y el
En la figura 3 se encuentra la gráfica de la frecuencia de salida producto R1*C1. Tomado de la hoja de datos proporcionada por el
versus el voltaje de alimentación del circuito integrado, gráfica fabricante.
utilizada para el diseño del VCO.
De la gráfica de la figura 4 resultó que R1*C1 = 7.8*10^-5.
Elemento Valor
R3 10 Ω
R4 6.8 Ω
Figura 5: Relación entre Foff y C1 para diferentes valores de R2 y C2 1000 µF
Vcc. Tomado de la hoja de datos proporcionada por el fabricante.
Tabla 3: valores de R3, R4 y C2 para la configuración del filtro.
Elemento Valor
R1 7.8 KΩ Simulando el filtro de la figura 6 se puede ver que tiene una
R2 300 KΩ frecuencia de corte de aproximadamente 5 Hz y que casi no
C1 10 nF presenta atenuación, esta simulación se puede apreciar en la
figura 7.
Tabla 2: valores de R1, R2 y C1 para la configuración del VCO.
La ganancia del comparador de fase está dada por la siguiente Figura 7: simulación del filtro pasa bajo utilizando el software AWR.
ecuación, teniendo en cuenta que el comparador que se
utilizará es el segundo. La ganancia de este filtro Kf está dada por lo siguiente:
Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. 4
Figura 8: Divisor digital más simple, puede estar formado por dos
transistores y unos pocos componentes o por dos puertas lógicas
La frecuencia natural del sistema ωn es: conectadas en realimentación.
Elemento Valor
Circuito integrado PLL CD4046
R1 7.8 KΩ
R2 300 KΩ
R3 10 Ω
R4 6.8 Ω
C1 10 nF
C2 1000 µF Figura 9: Otro ejemplo de un divisor sencillo, la báscula D (se activa
con el uno lógico del clock) con compuertas NOR que se muestra,
Tabla 4: valores de los elementos necesarios para el funcionamiento sólo tiene una entrada de datos, debido a haber aplicado un inversor
del PLL. entre las entradas, además se le ha dotado de una entrada de señal de
reloj.
El divisor de frecuencia se puede realizar de dos formas, una El oscilador controlado por voltaje VCO, es quizá el bloque de
con el uso de un microcontrolador y también con el uso de un sistema sintetizador de frecuencia más importante. Por esta
circuitos integrados contadores como los mencionados, entre razón es que el diseño de este sistema se basa principalmente
los circuitos que se pueden usar están los simples como el en configurar las frecuencias de oscilación del VCO de
7473 un chip que integra dos Flip-flops J-K. Los contadores acuerdo con el voltaje de alimentación con el que se trabajará.
de cuatro bits como el 7490 y el 7493 son también usados. Para este fin las hojas de datos del CD4046 proporcionadas
Existe el divisor programable 4059 que por medio de una por el fabricante brinda unas gráficas que describen el
entrada paralela define la relación de división pero es comportamiento del VCO interno a este circuito integrado.
imposible conseguirlo en el país.
El voltaje de entrada del VCO no deberá tener variaciones,
Con el microcontrolador se realizó una implementación de debe ser completamente DC, por eso es importante que el
prueba pero los retardos generados por este deterioraban el filtro pasa bajo del sistema tenga una frecuencia de corte muy
funcionamiento final del sintetizador, por lo que se opto usar baja.
los contadores, dependiendo de las configuraciones se tiene la
división deseada. Las constantes de división para la frecuencia Hay diferentes formas de realizar el divisor de frecuencia
de referencia se dan de un valor de 1 a 12 tomando pasos de necesario para un sistema sintetizador de frecuencia basado en
valores enteros. un PLL, en este caso se probaron dos forma; la primera con el
uso de un microcontrolador y la segunda con el uso de
El circuito de división consta de 5 contadores y un dip switch contadores. Se escogió la segunda opción debido a que cuando
con el cual se programa la relación de división, el esquema se probó con un microcontrolador la señal resultante se
general se puede ver en la figura 11. encontraba muy deteriorada debido a retardos causados por el
microcontrolador.
VI. AUTORES
REFERENCIAS
V. CONCLUSIONES