1
Familias Lógicas
Angel D. Lema
Resumen—Todo diseñador de electrónica digital se ha
hecho alguna vez la pregunta ¿qué tecnología digital será
la más apropiada para este diseño? En una primera
aproximación, es fácil elegir entre tecnología TTL o
CMOS simplemente basándonos en el consumo que
pretendamos que tenga el diseño; pero a partir de ahí es
donde empiezan los problemas: actualmente existen
fundamentalmente seis subfamilias TTL y cuatro CMOS,
cada una de ellas con unas características diferentes que
las hacen propicias para cada tipo de aplicación.
A la vista de esto podemos llegar a la conclusión de que es
imprescindible para el diseñador conocer a fondo cada
una de estas tecnologías, entendiendo por esto no sólo sus
características funcionales sino también el porqué de las
mismas.
Veremos cómo los fabricantes, al desarrollar una nueva
tecnología, han perseguido la reducción del parámetro
"producto potencia disipada retardo de propagación"
que, como veremos, determina la calidad de la familia
lógica; además, se han ido mejorando otras
características.
I. INTRODUCCIÓN
E s un grupo de circuitos integrados digitales monolíticos,
construidos de compuertas lógicas usando diseños
diferentes, usualmente con niveles lógicos compatibles y
características de fuente de poder dentro de una familia.
Muchas familias lógicas son producidas como componentes
individuales, cada uno conteniendo una o algunas funciones
básicas relacionadas, las cuales podrían ser utilizadas como
bloques para crear sistemas para interconectar circuitos
integrados más complejos. Como consecuencia de la
estandarización, la interconexión entre dispositivos lógicos
de una misma familia es particularmente sencilla y directa:
no requiere de etapas adicionales de acoplamiento.
Como consecuencia de la estandarización, la interconexión
entre dispositivos lógicos de una misma familia es
particularmente sencilla y directa: no requiere de etapas
adicionales de acoplamiento.
La primera familia lógica en aparecer en el mercado, a
principios de la década del 60, fue implementada con lógica
de transistores bipolares acoplados por emisor (ECL,
Emitter Coupled Logic). A fin de desarrollar circuitos de
alta velocidad los transistores conducen en zona activa y de
esta manera se minimiza el tiempo de conmutación entre
conducción y corte.
Casi inmediatamente aparecieron otras familias lógicas
basadas en transistores bipolares conmutando entre corte y
saturación a fin de reproducir dentro de un chip los circuitos
que hasta ese momento se realizaban utilizando
componentes discretos. La primera de estas familias fue
implementada con resistencias y transistores bipolares y se
la identifica como lógica RTL (Resistor Transistor
Logic).
La integración de resistencias demanda gran cantidad de área
de silicio, reduciendo la cantidad de compuertas que se
podían incluir dentro de un mismo chip. Para mejorar el
aprovechamiento del área algunas resistencias de los
circuitos comenzaron a ser reemplazadas por diodos,
principalmente en las etapas de entrada, dando lugar a la
aparición de la lógica de diodos y transistores identificada
como DTL (Diode Transistor Logic). Finalmente, los
transistores multiemisor reemplazaron los diodos y se llegó a
una topología circuital que dio lugar a una familia lógica
basada fundamentalmente en transistores bipolares y una
mínima cantidad de resistencias. Esta familia, denominada
lógica TTL (Transistor Transistor Logic), se popularizó
rápidamente y mantiene, aún en la actualidad, su vigencia.
Fig. 1. Familias lógicas
Con el correr del tiempo la familia TTL se convirtió en un
conjunto de familias lógicas que si bien entre sí difieren en
velocidad, consumo de energía y costo, mantienen
características de entrada y salida compatibles de manera
que en un sistema digital pueden mezclarse componentes de
distintas familias TTL. Los principales inconvenientes de los
circuitos con transistores bipolares son el alto consumo y,
como consecuencia, la baja escala de integración admisible
(cantidad de dispositivos posibles de integrar en un mismo
chip) que se relaciona directamente con una baja
complejidad del circuito.
Como alternativa para soslayar estos inconvenientes y
facilitar el aumento del nivel de integración surgieron las
familias basadas en transistores de efecto de campo de
compuerta aislada (MOS, metal oxide semiconductor) de
enriquecimiento. En esta tecnología, los circuitos lógicos
pueden ser implementados íntegramente con transistores
MOS evitando la presencia de resistencias, en consecuencia,
para implementar.
 II.CARACTERÍSTICAS DE LAS FAMLIAS LÓGICAS
Las características más importantes de un circuito digital
son: su velocidad, su consumo de potencia, su inmunidad al
ruido y su confiabilidad.
La velocidad mide la rapidez de respuesta de las salidas de
un circuito digital a cualquier cambio en sus entradas.
El consumo de potencia mide la cantidad de corriente o de
potencia que consume un circuito digital en operación.
La inmunidad al ruido mide la sensibilidad de un circuito
digital al ruido electromagnético ambiental.
La confiablidad mide el período útil de servicio de un
circuito digital.
FAMLIA LÓGICA TTL. La familia TTL tuvo su origen en
los estudios de Sylvania, pero fue Texas Instruments quien la
insertó en el mercado con la fabricación de la serie 74xx, de
mayor velocidad y mejor relación señal-ruido,
convirtiéndose esta serie en el estándar de la familia. Aunque
estos componentes actualmente son utilizados, su mayor
empleo ocurrió en las décadas de 1960 y 1970.
La familia original 74XX ya obsoleta dio lugar a varias
subfamilias, buscando mejoras en el funcionamiento y
compatibilidad con otros componentes.
A qué subfamilia pertenece el componente, se indica en el
centro de su nombre con una o varias letras después del
número 74/54. Ejemplo 74LS00.
El significado completo del nombre de los componentes
pertenecientes a la serie 74xx es el siguiente:
Prefijo. SN, HD, MM, DM, indican el fabricante, Texas
Instruments, Motorola, ON Semiconductor, Hitachi
Semiconductor, Fairchild Semiconductor, Renesas, etc.
El número 74/54, indica que es de uso comercial para el 74 y
de diseño militar para 54. La diferencia radica en la
temperatura de trabajo y en los niveles mínimo y máximo de
la tensión de alimentación 5 volts típica.
Las letras que siguen al número 74/54 indican la subfamilia,
L, H, S, LS, AS, ALS, F.
El número después de las letras de la subfamilia, indica el
componente en sí (inversores, compuertas, contadores,
registros, etc.).
Si dos o más subfamilias tienen componentes con el mismo
número significa que la función del componente es la misma.
El sufijo (últimas letras) de tenerlo indica el encapsulado
(P,J,N,D).
La familia lógica TTL es la más común de todas las familias
lógicas. Los circuitos integrados TTL implementan su lógica
interna, exclusivamente basándose en transistores NPN y
PNP, diodos y resistencias.
La familia TTL está disponible en dos versiones: la serie 54
y la serie 74. La primera se destina a aplicaciones militares y
la segunda a aplicaciones industriales y de propósito general.
La familia TTL o bipolar se divide en las siguientes
categorías o subfamilias básicas:
Fig. 2. Esquema TTL
TTL estándar.
TTL Schottky (S).
TTL de baja potencia (L).
TTL Schottky de baja potencia (LS).
TTL de alta velocidad (H).
TTL Schottky avanzada (AS).
TTL Schottky de baja potencia avanzada (ALS).
Tensión de alimentación (+ VCC). Los circuitos TTL en
general, pueden operar con tensiones entre 4.75 V. y 5.25 V.
Pero el valor nominal de la tensión de trabajo es de + 5
volts.
Niveles de voltaje.
De 0 V. a 0.8 V. para el estado bajo.
De 2.4 V. A 5 V. para el estado alto.
FAMLIA LÓGICA ECL. La familia ECL, Lógica Acoplada
en Emisor (emmiter-coupled logic) son unos circuitos
integrados digitales los cuales usan transistores bipolares,
pero a diferencia de los TTL en los ECL se evita la
saturación de los transistores, esto da lugar a un incremento
en la velocidad total de conmutación.
La familia ECL opera bajo el principio de la conmutación de
corriente, por el cual una corriente de polarización fija
menor que la corriente del colector de saturación es
conmutada del colector de un transistor al otro. Este tipo de
configuraciones se les conoce también como la lógica de
modo de corriente (CML; current-mode logic).
El funcionamiento de los circuitos ECL se basa en el mismo
del amplificador diferencial. Los transistores no se saturan,
la operación normal es en zona activa, lo que constituye una
de las razones que hace que estos circuitos sean los mas
veloces de los circuitos integrados digitales.
Tensión de alimentación: 5 V típica, con rango entre los
4,75V y los 5,25V para la 74 y 4,5 V a 5,5 V para la 54.
Lógica positiva: el “1”lógico es de mayor tensión que el “0”
lógico.
Rango de temperatura: de 0 °C a 70 °C para la serie 74 y de
-55º a 125 °C para la 54.
Niveles de tensión de entrada para el “0” lógico (VIL): entre
0V y 0,8V.
Niveles de tensión de entrada para el “1” lógico (VIH): entre
2,4V y VCC
Velocidad de transmisión entre los estados lógicos: alrededor
de 400 Mhz.
Fig. 3. Niveles de la famlia ECL
La configuración de una ECL Está basada en el
amplificador diferencial, denominado así porque su salida es
proporcional a la diferencia entre dos tensiones de entrada
V1 y V2. Este circuito se utiliza principalmente en sistemas
analógicos, pero también tiene propiedades digitales,
llegando a ser la base de construcción de la lógica de emisor
acoplado o ECL (en algunos casos nos la podemos encontrar
como lógica de modo corriente o CML), como lo muestra el
circuito.
Al aumentar el número de entradas, es necesario poner dos
seguidores de emisor para igualar niveles de tensión de
entrada y salida.
Si V1 es igual que V2 se tendrá que, por simetría del
circuito, las corrientes de los transistores son iguales. Sin
embargo, si V1 sobrepasa a V2 en aproximadamente 0,1
voltio, el transistor T1 estará en conducción y T2 en corte; e
inversamente, si V1 es menor que V2 en 0,1 voltio, entonces
T2 conducirá y T1 estará en corte.
La corriente de emisor se mantiene prácticamente constante,
y se transfiere o conmuta del transistor T1 al T2 cuando la
tensión V1 varía desde 0,1 V, por encima de la tensión de
referencia V2, hasta 0,1 voltios por debajo de esta tensión.
Excepto dentro de un margen muy estrecho de variación de
la tensión de entrada V1, a la salida S sólo puede tener uno
de dos posibles valores y, por tanto, actúa como circuito
digital.
FAMLIA LÓGICA CMOS. (Complementary Metal-Oxide
Semiconductor), el término complementario se refiere a la
utilización de dos tipos de transistores en el circuito de
salida, en una configuración similar a la tótem-pole de la
familia TTL.
Se usan conjuntamente MOSFET (MOS Field-Effect
transistor, transistor de efecto campo MOS) de canal n
(NMOS) y de canal p (PMOS ) en el mismo circuito, para
obtener varias ventajas sobre las familias P-MOS y N-MOS.
La tecnología CMOS es ahora la dominante debido a que es
más rápida y consume aún menos potencia que las otras
familias MOS. Estas ventajas son opacadas un poco por la
elevada complejidad del proceso de fabricación del CI y una
menor densidad de integración. De este modo, los CMOS
todavía no pueden competir con MOS en aplicaciones que
requieren lo último en LSI.
Factor de carga. Al igual que N-MOS y P-MOS, los CMOS
tienen una resistencia de entrada extremadamente grande
(10*12Ω) que casi no consume corriente de la fuente de
señales, cada entrada CMOS representa comúnmente una
carga a tierra de 5 pF. Debido a su capacitancia de entrada
se limita el número de entradas CMOS que se pueden
manejar con una sola salida CMOS.
Así pues, el factor de carga de CMOS depende del máximo
retardo permisible en la propagación. Comúnmente este
factor de carga es de 50 para bajas frecuencias (<1 MHz).
Por supuesto para altas frecuencias, el factor de carga
disminuye. La salida CMOS tiene que cargar y descargar la
combinación en paralelo de cada capacitancia de entrada, de
manera que el tiempo de conmutación de salida aumente en
proporción al número de cargas conducidas, cada carga
CMOS aumenta el retardo en la conducción de la
propagación del circuito por 3 ns. Así podemos llegar a la
conclusión de que el factor de carga de CMOS depende del
máximo retardo permisible en la propagación.
Velocidad de conmutación. Los CMOS, al igual que N-
MOS y P-MOS, tiene que conducir capacitancias de carga
relativamente grandes, su velocidad de conmutación es más
rápida debido a su baja resistencia de salida en cada estado.
Recordemos que una salida N-MOS tiene que cargar la
capacitancia de carga a través de una resistencia
relativamente grande (100 k Ω).
En el circuito CMOS, la resistencia de salida en el estado
ALTO es el valor RON del P-MOSFET, el cual es
generalmente de 1 k Ω o menor. Esto permite una carga más
rápida de la capacitancia de carga. Los valores de velocidad
de conmutación dependen del voltaje de alimentación que se
emplee, por ejemplo en una a compuerta NAND de la serie
4000 el tiempo de propagación es de 50 ns para VDD = 5 V
y 25ns para VDD = 10 V. Como podemos ver, mientras
VDD sea mayor podemos operar en frecuencias más
elevadas.
Por supuesto, mientras más grande sea VDD se producirá
una mayor disipación de potencia. Una compuerta NAND
de las series 74HC o 7411CT tiene un tpd promedio
alrededor de 8 ns cuando funciona con un VDD = 5V. Esta
velocidad es comparable con la de la serie 74LS.
Fig. 4. Esquema CMOS
Niveles lógicos y margen de ruido
Parámetros característicos
VOHmh: Es la tensión de salida mínima que se garantiza en
nivel alto.
VIHmh: Es la mínima tensión de entrada que se garantiza
será reconocida como nivel alto.
VOLmax: Es la tensión de salida máxima que se garantiza
en nivel bajo.
VILmax: Es la máxima tensión de entrada que se garantiza
será reconocida como nivel bajo.
REFERENCIAS

[1] Wakerly, John F. Diseño digital: principios y prácticas. Pearson

educación, 2001.

[2] Viejo, Cecilio Blanco. Fundamentos de electrónica digital. Editorial

Paraninfo, 2005.

[3] Tocci, Ronald J., and Neal S. Widmer. Sistemas digitales: principios y
aplicaciones. Pearson Educación, 2003.

[4] Sanchis, Enrique. Sistemas electrónicos digitales: Fundamentos y diseño

de aplicaciones. Vol. 61. Universitat de València, 2002.

[5] Santamaría, Eduardo. Electrónica digital y microprocesadores. Vol. 4.

Univ Pontifica Comillas, 1993.
4