SEP SESTNM TECNM

INSTITUTO TECNOLÓGICO DE TOLUCA

Practica 1

Carrera: Ing. Mecatrónica

Materia: Electrónica Digital

Profesor:

Ing. Reyes González Marco Antonio

EQUIPO No. 2:

Castañeda Morales Juan

Hernández Tenorio Arturo Alejandro
Mondragón Arzate Pablo Mauricio
Rojas Caballero David

Metepec, Estado de México, 25 de Septiembre de 2018

 INTRODUCCIÓN

En el presente documento, se hace la entrega de la primera práctica de la materia de

electrónica digital, en la cual podemos observar una parte esencial y fundamental
para los circuitos digitales como los son las compuertas lógicas y el álgebra de Boole
en la reducción de funciones que describen distintos sistemas.

Durante la realización de esta práctica se logró analizar y construir un sistema

comparador de dos entradas de dos bits y tres distintas salidas. Se procedió a la
realización de la práctica una vez analizados y realizados varios ejercicios de
simplificación de funciones mediante el álgebra de Boole y una vez que fueron
enseñados los mapas de Karnaugh para poder comprobar si las funciones reducidas
eran adecuadas.

Este documento, incluye todo lo realizado en la práctica el pasado 08 de marzo del

presente año en el edificio de ingeniería Electrónica del Instituto Tecnológico de
Toluca. Se incluyen entonces las tablas de verdad de cada circuito equivalente
generado por el comparador y sus respectivas representaciones, así como fotos y
evidencias generadas tras su armado y pruebas.

Finalmente, cabe destacar que el objetivo de esta práctica se cumplió ya que cada
uno de los integrantes logro observar que los aspectos técnicos son muy importantes
al igual que la teoría, en específico se logró identificar que mientras más se
simplifique una la función de un circuito esté se vuelve más fácil de construir

2
 MATERIALES NECESARIOS

 2 Tablas de pruebas (Protoboard).

 Cable para conexiones de protoboard.
 1 Fuente de voltaje variable o fija de 5 volts.
 2 Cables o puntas para conexión a la fuente de voltaje.

3
 MARCO TEORICO

ALGEBRA DE BOOLE

El álgebra de boole es toda clase o conjunto de elementos que pueden tomar dos
valores perfectamente diferenciados, que son designados como 0 y 1, ambos se
encuentran relacionados por dos operaciones binarias denominadas suma (+) OR y
multiplicación (-) AND.

Postulados fundamentales del algebra de Boole:

Tenemos seis postulados fundamentales, de los cuales se pueden desglosar todos y

cada uno de sus derivados:

1) NEUTROS: A(0)=0 y A+1=1

2) ABSORCIÓN: A+AB = A y A (A + B) = A

3) CANCELACIÓN: A+ ̅𝐴B = B y A (𝐴̅ + 𝐵 ) = AB

AB + 𝐴̅B = B y ( A + B )( 𝐴̅ + B ) = B

4) INDEPENDENCIA: ( A )( A ) = A y A+A=A

5) CONCENSO: AB + 𝐴̅B + BC = AB + 𝐴̅C y ( A+B )(𝐴̅+C )( B+C )=( A+B)(𝐴̅ +C)

6) TEOREMAS DEMORGAN: ̅̅̅̅

𝐴𝐵 = 𝐴̅ + 𝐵̅ y ̅̅̅̅̅̅̅̅
𝐴 + 𝐵 = 𝐴̅𝐵̅

COMPUERTAS LOGICAS

Una compuerta lógica es un dispositivo que nos permite obtener resultados,

dependiendo de los valores de las señales que le ingresemos. Es necesario aclarar
entonces que las compuertas lógicas se comunican entre sí (incluidos los
microprocesadores), usando el sistema BINARIO. Este consta de solo 2 indicadores

4
0 y 1 llamados BIT dado que en electrónica solo hay 2 valores equivalentes 0=0volt
1=5volt (conectado-desconectado).

Un sistema digital es una combinación de dispositivos diseñados para manipular

entidades físicas o información que están representadas en forma digital, es decir;
que solo puede tener valores discretos.

Tipos de compuertas lógicas:

Compuerta NOT:

Es el reciproco o equivalente a la negación, por lo tanto, esta es una compuerta

inversora, que hará la inversión de la entrada. Si tenemos 0 se invierte la salida y
tendremos 1 y si tenemos 1 entonces obtendremos 0.

Compuerta AND:

La salida estará en estado alto de tal manera que solo si las dos entradas se
encuentran en estado alto. En esta compuerta se tendrá siempre el equivalente a la
multiplicación de dos o más entradas.

5
Compuerta OR:

En la compuerta OR, la salida estará en estado alto cuando cualquier entrada o

ambas estén en estado alto. Por lo que tenemos el equivalente a la suma de todas
las entradas en la salida.

Compuerta NAND:

Para la compuerta NAND, cuando las dos entradas estén en estado alto la salida
estará en estado bajo. Como resultado de la negación de una AND.

Compuerta NOR:

La compuerta NOR, cuando las dos entradas estén en estado bajo la salida estará
en estado alto. Esencialmente una OR negada.

6
Compuerta XOR:

La compuerta XOR Su salida estará en estado bajo cuando las dos entradas se
encuentren en estado bajo o alto. Al mismo tiempo podemos observar que entradas
iguales es cero y diferentes es uno. Las compuertas además de tener un nombre,
también se pueden identificar con una numeración, la cual es:

AND = 7408 OR = 7432 NOT = 7404

NAND = 7400 NOR = 7402 XOR = 7486

FAMILIAS LÓGICAS

Una familia lógica es un conjunto de circuitos integrados que implementan distintas

operaciones lógicas compartiendo la tecnología de fabricación y en consecuencia,
presentan características similares en sus entradas, salidas y circuitos internos.

La similitud de estas características facilita la implementación de funciones lógicas

complejas al permitir la directa interconexión entre los chips pertenecientes a una
misma familia. Teniendo en cuenta el tipo de transistores utilizados como elemento
de conmutación, las familias lógicas pueden dividirse en:

TTL: Transistor transistor logic (lógicas de transistores).

MOS: Metal oxide semiconductor (semiconductor de óxido de metal).

ECL: Emitter coupled logic (lógica de acoplamiento de emisor).

CMOS: Complementary metal oxide semiconductor (semiconductor de óxido de

metal complementario).

7
MINITERMINOS Y MAXITERMINOS

Maxitérmino

Son la suma de todas las variables de entrada o su negado. Para encontrar los
maxitérminos se necesita que utilicemos las salida falsas (0) y en caso que una de
las variables sea verdadera (1) se tiene que cambiar falsa (0) y para eso se niega la
variable un ejemplo seria cuando A = 0, B= 0, C = 1, A+B+C, en este caso hay una
variable verdadera la cual se tiene que cambiar a falsa (0) y quedaría A = 0, B = 0,
C’= 0, A+B+C’, esta sería la forma en que se obtiene cada uno de los maxi términos.

Después de obtener cada uno de los maxitérminos entre estos se multiplica y la

salida en función de los maxitérminos quedaría de la siguiente forma:

S = (A+B+C’) (A+B’+C) (A’+B+C) (A’+B+C’) “producto de maxitérminos”

Minitérmino

El producto de todas las variables de entrada o su negado. Teniendo las salidas se

utilizan únicamente las salidas verdaderas (1) y viendo el número de términos que
son (en este caso 3: A, B, C) y cuando en la combinación es falsa (0) se cambia a
verdadera (1), un ejemplo para cuando las variables son falsas(0) seria ABC = A’B’C’
en este caso se cambiaron todas las combinaciones que había ya que todas eran
falsas se convierten a verdaderas para ello se tienen que negar y cuando todas las
entradas o una es verdadera no se niega la variable y se queda como esta.

Después de haber obtenido cada uno de los minitérminos se unen en forma de suma
y por lo consiguiente quedarían de las siguientes formas los minitérminos:

S = A’B’C’ + A’BC + ABC’ + ABC “suma de mintérminos”

8
MAPAS DE KARNAUGH

Un mapa de Karnaugh (también conocido como tabla de Karnaugh o diagrama de

Veitch, abreviado como Mapa-K o Mapa-KV) es un diagrama utilizado para la
simplificación de funciones algebraicas Booleanas. El mapa de Karnaugh fue
inventado en 1950 por Maurice Karnaugh, un físico y matemático de los laboratorios
Bell.Los mapas de Karnaugh reducen la
necesidad de hacer cálculos extensos para
la simplificación de expresiones booleanas,
aprovechando la capacidad del cerebro
humano para el reconocimiento de patrones
y otras formas de expresión analítica,
permitiendo así identificar y eliminar
condiciones muy inmensas.

El mapa de Karnaugh consiste en una

representación bidimensional de la tabla de
verdad de la función a simplificar. Puesto
que la tabla de verdad de una función de N variables posee 2𝑁 filas, el mapa K
correspondiente debe poseer también 2𝑁 cuadrados. Las variables de la expresión
son ordenadas en función de su peso y siguiendo el código Gray, de manera que
sólo una de las variables varía entre celdas adyacentes.

La transferencia de los términos de la tabla de verdad al mapa de Karnaugh se

realiza de forma directa, albergando un 0 ó un 1, dependiendo del valor que toma la
función en cada fila. Las tablas de Karnaugh se pueden fácilmente realizar a mano
con funciones de hasta 6 variables, para funciones de mayor cantidad de variables
es más eficiente el uso de software especializado.

Agrupación: La expresión para la salida x puede simplificarse mediante la

combinación apropiada de las casillas en el mapa K que contengan números 1. A
este proceso se le conoce como agrupación.

9
“Por lo tanto podemos deducir que en los mapas K, se elimina la variable que
aparece tanto en forma negada como en la no negada.”

PROCEDIMIENTO

Para la realización de un correcto análisis de un sistema digital como el caso del

comparador de dos bits, debemos siempre de considerar los siguientes 5 pasos:

1. Ver que hace el sistema, analizar la lógica del sistema por lo tanto debemos
observas cómo funcionan sus entradas y salidas.
2. Analizar la tabla de verdad que se genera con el análisis anterior.
3. Obtener la función genérica del sistema en maxitérminos o minitérminos y
reducir o simplificar mediante algebra de Boole o mapas de karnaugh la
función genérica.
4. Realizar el diagrama o esquema (circuito equivalente de la función).

Paso 1

Deseamos analizar un sistema digital que posee dos entradas (x, y) de dos bits y
cuya función va ser comparar las salida arrojando tres diferentes posibilidades,
cuando “x>y”, cuando “x=y” y cuando “y<x”.

X INPUT Y OUT PUT

Paso 2
X Y
X=Y X<Y X>Y
A B C D
0 0 0 0 1 0 0
0 0 0 1 0 1 0
0 0 1 0 0 1 0
0 0 1 1 0 1 0
0 1 0 0 0 0 1
0 1 0 1 1 0 0
0 1 1 0 0 1 0
0 1 1 1 0 1 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 1 0 0
1 0 1 1 0 1 0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
1 1 1 0 0 0 1
1 1 1 1 1 0 0
10
Paso 3

(Funciones genéricas reducidas de cada uno de los sistemas)

̅̅̅̅̅̅̅̅̅̅̅
𝑓1(𝑥 = 𝑦) = (𝐵 ⊕ 𝐷) ̅̅̅̅̅̅̅̅̅̅̅
(𝐴 ⊕ 𝐶)

̅̅̅̅̅̅̅̅̅ + 𝐴̅C
𝑓2(𝑥 < 𝑦) = 𝐵̅𝐷(𝐴⨁𝐶)

𝑓3(𝑥 > 𝑦) = 𝐵𝐶̅ 𝐷

̅ + 𝐴𝐶̅ + 𝐴𝐵𝐷
̅

Paso 4

11
 RESULTADOS

Una vez realizados todos los pasos anteriores establecidos en el procedimiento lo

que prosiguió fue el ensamblaje de los circuitos.

Los resultados se resumen a que cuando nosotros teníamos la función correcta y el

circuito correctamente armado, la función se iba comprobando con la tabla de verdad
generada al principio, y si los valores eran “1”, el led colocado con su resistencia
encendía, por lo cual lo único que hicimos ahora fue probar las combinaciones de
entradas.

12
 CONCLUSIONES

Castañeda Morales Juan

La práctica que se realizó nos ayudó a entender el funcionamiento de las

compuertas lógicas al igual que se elaboró un análisis de una situación
para la cual se ocuparon herramientas teóricas vistas en clase como lo
son, el algebra booleana y la representación de la tabla de verdad en
minitérminos y maxitérminos, para poder representarla con un modelo
electrónico (Circuito electrónico) y así darle solución al problema.

Hernández Tenorio Arturo Alejandro

En la práctica que se realizó se comprobó el uso de las compuertas

lógicas, así como plantear una función que cumpla con los parámetros
deseados en maxitérminos y minitérminos y con ello se realizó el circuito
electrónico con el que se comprobaron los parámetros previamente
determinados.

Mondragón Arzate Pablo Mauricio

El propósito de esta práctica es el que se pueda aprender a reducir la

solución de un circuito así como su conexión a base de diferentes
métodos como le algebra de Boole así como su sucesión del tema maxi
términos y mini términos los cuales te ayudan a reducir un circuito y que
de esta manera su conexión se mas fácil y eficaz y así mismo el poder
aprender la composición y funcionamiento de una compuerta lógica
dentro de este mismo circuito.

13
Rojas Caballero David

En la siguiente practica aprendimos el uso algebra de Boole para la

reducción de circuitos lógicos, cabe mencionar que la reducción ayuda a
que las conexiones sean menos estorbosas. El uso de compuertas
exclusivas como la XNor y en nuestro caso una AND de 3 entradas fue
para una reducción bastante buena como se muestra en las imágenes
del reporte. También posteriormente el uso del dispositivo GAL tiende a
reducir bastante este circuito aunque esto ya es tema de la siguiente
práctica.

14
 REFERENCIAS

Torres, H. (2017). Compuertas Lógicas. marzo 12,2018, de HETPRO Sitio web:

https://hetpro-store.com/TUTORIALES/compuertas-logicas/

Schiavon, I. (2009). Familias Lógicas. marzo 13, 2018, de anonima Sitio web:
www.fceia.unr.edu.ar/eca1/files/teorias/Familias_logicas-2009.pdf

López B. (2011). Algebra Booleana. marzo 12, 2018, de Matematicas para compiutación Sitio
web:
www.itnuevolaredo.edu.mx/takeyas/apuntes/Matematicas_Discretas/Apuntes/Algebra_Boolea
na.pdf

Turón, Angelines. Mapas de Karnaugh. Universidad Politécnica de Madrid, España.

Recuperado el 12 de octubre de 2011 de:

http://www.dma.fi.upm.es/java/matematicadiscreta/ka rnaugh/metodokar.htm

Cidead. (2016). Puertas Lógicas. marzo 13, 2018, de Laboratorio Virtual de Lógica Binaria
Sitio web:
http://recursostic.educacion.es/secundaria/edad/4esotecnologia/quincena6/pdf/quincena6.pdf

15