Contadores

Unidad de aprendizaje 2:

Circuitos secuenciales síncronos, contadores y

registros

Logro específico de aprendizaje:

“Analiza y diseña circuitos lógicos secuenciales básicos: Maquinas

de estado, contadores binarios, registros binarios
complementando su conocimiento con la ayuda de un lenguaje
de descripción de hardware”

Ing. Juan Vega Martinez 2

 Semana 8: Contadores

Logro de la sesión:

“Al término de la sesión el alumno diseña e

implementa circuitos contadores utilizando máquinas
de estados.”

Ing. Juan Vega Martinez 3

 Sumario

• Introducción
• Contadores
• Ejercicios

Ing. Juan Vega Martinez 4

Introducción

Ing. Juan Vega Martinez

Introducción

Ing. Juan Vega Martinez

 Introducción

Sistema secuencial

Ing. Juan Vega Martinez

 Contadores

Es un circuito secuencial construido a partir de

biestables y puertas lógicas capaz de almacenar y
contar los impulsos que recibe en la entrada destinada
a tal efecto.

Tenemos 2 tipos de contadores:

• Asincronos
• Sincronos

Ing. Juan Vega Martinez

 Contadores

Asíncronos:
Un contador asíncrono es aquél en el que los flip-flops
(FF) del contador no cambian de estado exactamente al
mismo tiempo, dado que no comparten el mismo
impulso de reloj

Ing. Juan Vega Martinez

 Contadores

Asíncronos:
Un contador asíncrono es aquél en el que los flip-flops
(FF) del contador no cambian de estado exactamente al
mismo tiempo, dado que no comparten el mismo
impulso de reloj

Ing. Juan Vega Martinez

 Contadores

Asíncronos:

Diagrama de tiempos del contador asincrono

Ing. Juan Vega Martinez

 Contadores

Asíncronos:

Diagrama de tiempos del contador asincrono

Ing. Juan Vega Martinez

 Contadores

Asíncronos:

Diagrama de tiempos del contador asincrono

Ing. Juan Vega Martinez

 Contadores

Asíncronos:

Diagrama de tiempos del contador asincrono

Ing. Juan Vega Martinez

 Contadores

• Asíncronos

Ing. Juan Vega Martinez

 Contadores

• Asíncronos

Ing. Juan Vega Martinez

 Contadores

• Asíncronos

Ing. Juan Vega Martinez

 Contadores

• Asíncronos

1 0

1 0

1 0

Ing. Juan Vega Martinez

 Contadores

• Retardos de propagación en los contadores

asíncronos.

Ing. Juan Vega Martinez

 Contadores

• Retardos de propagación en los contadores

asíncronos.

Ing. Juan Vega Martinez

 Contadores

• Retardos de propagación en los contadores

En los contadores
asíncronos. asíncronos el retardo es
acumulativo , lo cual es una
de sus mayores desventajas
para muchas aplicaciones,
debido a que
limita la velocidad a la que el
contador puede ser
sincronizado, y puede dar
lugar a problemas
de decodificación.

Ing. Juan Vega Martinez

 Contadores

• Retardos de propagación en los contadores

asíncronos.
El retardo acumulativo máximo en un contador tiene
que ser menor que el período de la señal de reloj.

Ing. Juan Vega Martinez

 Contadores

• Retardos de propagación en los contadores

asíncronos.
El retardo acumulativo máximo en un contador tiene
que ser menor que el período de la señal de reloj.

Si 𝑡𝑃𝐿𝐻 , es de 10ns.
El tiempo de
propagación total
seria de:
𝑡𝑃(𝑡𝑜𝑡𝑎𝑙) = 3 ∗ 10𝑛𝑠
𝑡𝑃(𝑡𝑜𝑡𝑎𝑙) = 30𝑛𝑠

Ing. Juan Vega Martinez

Ing. Juan Vega Martinez
 Contadores

Ejercicios:
Utilizando el contador asíncrono de 4 bits de la figura,
diseñar un contador asíncrono de 0000 hasta 1001
(contador de décadas).

Ing. Juan Vega Martinez

Ing. Juan Vega Martinez
 Reinicie la
cuenta

Ing. Juan Vega Martinez

 Reinicie la
cuenta

Ing. Juan Vega Martinez

Ing. Juan Vega Martinez
 ¿Cuál de las
entradas de los
Flip Flops podría
usar para reiniciar
la cuenta

Ing. Juan Vega Martinez

 ¿Cuál de las
entradas de los
Flip Flops podría
usar para reiniciar
la cuenta

Ing. Juan Vega Martinez

 Circuito
Entradas??
combinacional

Señal de reinicio

Ing. Juan Vega Martinez

Ing. Juan Vega Martinez
Ing. Juan Vega Martinez
 Contadores

Ejercicios:
Utilizando el contador asíncrono de 4 bits de la figura,
diseñar un contador asíncrono de 0000 hasta 1011

Ing. Juan Vega Martinez

¿Preguntas?

Ing. Juan Vega Martinez 36

 Contador

• Síncrono
Un contador síncrono es aquel en el que todos los flip-
flops del contador reciben en el mismo instante la señal
de reloj.

Ing. Juan Vega Martinez

 Contador

• Síncrono

Ing. Juan Vega Martinez

 Contador

• Síncrono

Ing. Juan Vega Martinez

 Contador

• Síncrono

Ing. Juan Vega Martinez

 Contador

• Síncrono

Ing. Juan Vega Martinez

 Contador

• Síncrono

Ing. Juan Vega Martinez

 Contador

• Síncrono

Ing. Juan Vega Martinez

 Contador

• Ejercicios
Diseñar un contador de décadas utilizando un contador
síncrono de 4 bits .

Ing. Juan Vega Martinez

 Contador

• Ejercicios
Diseñar un contador de décadas utilizando un contador
síncrono de 4 bits .

Ing. Juan Vega Martinez

 Contador

• Ejercicios
Diseñar un contador de décadas utilizando un contador
síncrono de 4 bits .

Ing. Juan Vega Martinez

 Contador

• Ejercicios
Diseñar un contador síncrono ascendente y
descendente de 3 bits.

0,1,2,3,4,5,6,7,6,5,4,3,2,1

Ing. Juan Vega Martinez

¿Preguntas?

Ing. Juan Vega Martinez 48

 “Se ha logrado comprender
y aplicar el funcionamiento
de las maquinas de estado
para la implementación de
circuitos secuenciales
sincronos”

Ing. Juan Vega Martinez 49

Juan Vega Martinez
Ing. Electrónico
Ing. Juan Vega Martinez 50
 Síntesis de Circuitos Secuenciales

Procedimiento de diseño para sistemas secuenciales.

1. Definir el diagrama de estados o tiempo el cual

debe describir el funcionamiento del sistema a ser
diseñado.
2. Obtener la tabla de estado
3. Analizar los estados y usar un método de reducción
de estados.
4. Realizar asignaciones de nombres a los estados si es
que lo requiere.
5. Determinar el número de los Flip Flops a ser usados.
Ing. Juan Vega Martinez
 Síntesis de Circuitos Secuenciales

Procedimiento de diseño para sistemas secuenciales.

6. Decidir el tipo de Flip Flop a trabajar.

7. Obtener el circuito de la tabla de excitación desde la
tabla de estado.
8. Obtener la expresión del circuito de salida y las
entradas de los flip flops.
9. Implementar el circuito.

Ing. Juan Vega Martinez

 Síntesis de Circuitos Secuenciales
0/0
Paso 1: Diagrama de
estados
00

1/0 1/1
1/0

01 10 0/1

0/0 0/0

11

1/0
Ing. Juan Vega Martinez
Paso 2: Obtener la tabla de estado
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑿=𝟎 𝐗=𝟏
𝑿=𝟎 𝐗=𝟏
𝑸𝑨 𝑸𝑩 𝑸𝑨+ 𝑸+
𝑩 𝑸𝑨+ 𝑸+
𝑩
0 0 0 0 0 1 0 0
0 1 1 1 0 1 0 0
1 0 1 0 0 0 1 1
1 1 1 0 1 1 0 0

Ing. Juan Vega Martinez

Paso 3: Analizar los estados y usar un método de
reducción de estados.
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑿=𝟎 𝐗=𝟏
𝑿=𝟎 𝐗=𝟏
𝑸𝑨 𝑸𝑩 𝑸𝑨+ 𝑸+
𝑩 𝑸𝑨+ 𝑸+
𝑩
0 0 0 0 0 1 0 0
0 1 1 1 0 1 0 0
1 0 1 0 0 0 1 1
1 1 1 0 1 1 0 0

Identificar en la tabla de estados si es que existen

transiciones iguales y salidas idénticas

Ing. Juan Vega Martinez

Paso 3: Analizar los estados y usar un método de
reducción de estados.
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑿=𝟎 𝐗=𝟏
𝑿=𝟎 𝐗=𝟏
𝑸𝑨 𝑸𝑩 𝑸𝑨+ 𝑸+
𝑩 𝑸𝑨+ 𝑸+
𝑩
0 0 0 0 0 1 0 0
0 1 1 1 0 1 0 0
1 0 1 0 0 0 1 1
1 1 1 0 1 1 0 0

No existe estados que se repiten

Ing. Juan Vega Martinez

Paso 3: Analizar los estados y usar un método de
reducción de estados.
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑿=𝟎 𝐗=𝟏
𝑿=𝟎 𝐗=𝟏
𝑸𝑨 𝑸𝑩 𝑸𝑨+ 𝑸+
𝑩 𝑸𝑨+ 𝑸+
𝑩
0 0 0 0 0 1 0 0
0 1 1 1 0 1 0 0
1 0 1 0 0 0 1 1
1 1 1 0 1 1 0 0

No existe estados que se repiten

Ing. Juan Vega Martinez

Paso 4: Realizar asignaciones de nombres a los estados
si es que lo requiere. 𝑎 = 00
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆
𝑿=𝟎 𝐗=𝟏
𝑺𝒂𝒍𝒊𝒅𝒂𝒔 𝑏 = 01
𝑸𝑨 𝑸𝑩 𝑸𝑨+ 𝑸+ 𝑸𝑨+ 𝑸+
𝑿=𝟎 𝐗=𝟏 𝑐 = 10
𝑩 𝑩
0 0 0 0 0 1 0 0 𝑑 = 11
0 1 1 1 0 1 0 0
1 0 1 0 0 0 1 1
1 1 1 0 1 1 0 0

Ing. Juan Vega Martinez

Paso 5: Determinar el número de los Flip Flops a ser usados.
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑿=𝟎 𝐗=𝟏
𝑿=𝟎 𝐗=𝟏
𝑸𝑨 𝑸𝑩 𝑸𝑨+ 𝑸+
𝑩 𝑸𝑨+ 𝑸+
𝑩
0 0 0 0 0 1 0 0
0 1 1 1 0 1 0 0
1 0 1 0 0 0 1 1
1 1 1 0 1 1 0 0

𝑸𝑨 𝑸𝑩 2 flip flop

Ing. Juan Vega Martinez

Paso 6: Decidir el tipo de Flip Flops a ser usados.
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑿=𝟎 𝐗=𝟏
𝑿=𝟎 𝐗=𝟏
𝑸𝑨 𝑸𝑩 𝑸𝑨+ 𝑸+
𝑩 𝑸𝑨+ 𝑸+
𝑩
0 0 0 0 0 1 0 0
0 1 1 1 0 1 0 0
1 0 1 0 0 0 1 1
1 1 1 0 1 1 0 0

𝑸𝑨 𝑸𝑩 2 flip flop
Puede ser tipo D, T , JK ,SR
Ing. Juan Vega Martinez
Paso 7: Obtener el circuito de la tabla de excitación desde
la tabla de estado
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑭𝒍𝒊𝒑 𝑭𝒍𝒐𝒑
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑸𝑨 𝑸𝑩 𝑿 𝑸𝑨+ 𝑸+
𝑩 𝑻𝑨 𝑻𝑩 𝒀

0 0 0 0 0 0
0 0 1 0 1 0
0 1 0 1 1 0
0 1 1 0 1 0
1 0 0 1 0 1
1 0 1 0 0 1
1 1 0 1 0 0
1 1 1 1 1 0
Ing. Juan Vega Martinez
Paso 7: Obtener el circuito de la tabla de excitación desde
la tabla de estado
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑭𝒍𝒊𝒑 𝑭𝒍𝒐𝒑
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑸𝑨 𝑸𝑩 𝑿 𝑸𝑨+ 𝑸+
𝑩 𝑻𝑨 𝑻𝑩 𝒀

0 0 0 0 0 0 0 0
0 0 1 0 1 0 1 0
0 1 0 1 1 1 0 0
0 1 1 0 1 0 0 0
1 0 0 1 0 0 0 1
1 0 1 0 0 1 0 1
1 1 0 1 0 0 1 0
1 1 1 1 1 0 0 0
Ing. Juan Vega Martinez
Paso 8: Obtener la expresión del circuito de salida
y las entradas de los flip flops.
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑭𝒍𝒊𝒑 𝑭𝒍𝒐𝒑
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑸𝑨 𝑸𝑩 𝑿 𝑸𝑨+ 𝑸+
𝑩 𝑻𝑨 𝑻𝑩 𝒀

0 0 0 0 0 0 0 0
0 0 1 0 1 0 1 0
0 1 0 1 1 1 0 0
0 1 1 0 1 0 0 0
0 0 1 𝑸𝑨 𝑸𝑩 𝑿
1 0 0 1 0
1 0 1 0 0 1 0 1
1 1 0 1 0 0 1 0
𝑸𝑨 𝑸𝑩 𝑿
1 1 1 1 1 0 0 0
Ing. Juan Vega Martinez
Paso 8: Obtener la expresión del circuito de salida
y las entradas de los flip flops.
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑭𝒍𝒊𝒑 𝑭𝒍𝒐𝒑
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑸𝑨 𝑸𝑩 𝑿 𝑸𝑨+ 𝑸+
𝑩 𝑻𝑨 𝑻𝑩 𝒀

0 0 0 0 0 0 0 0
0 0 1 0 1 0 1 0
0 1 0 1 1 1 0 0
0 1 1 0 1 0 0 0
0 0 1 𝑸𝑨 . 𝑸𝑩 𝑿
1 0 0 1 0
1 0 1 0 0 1 0 1
1 1 0 1 0 0 1 0
𝑸𝑨 𝑸𝑩 𝑿
1 1 1 1 1 0 0 0
Ing. Juan Vega Martinez
 Síntesis de Circuitos Secuenciales
Paso 8: Obtener la expresión del circuito de salida
y las entradas de los flip flops.
𝑬𝒔𝒕𝒂𝒅𝒐 𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑭𝒍𝒊𝒑 𝑭𝒍𝒐𝒑
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑸𝑨 𝑸𝑩 𝑿 𝑸𝑨+ 𝑸+
𝑩 𝑻𝑨 𝑻𝑩 𝒀

0 0 0 0 0 0 0 0
0 0 1 0 1 0 1 0
0 1 0 1 1 1 0 0
𝑸𝑨 𝑸𝑩 𝑿
0 1 1 0 1 0 0 0
1 0 0 1 0 0 0 1
1 0 1 0 0 1 0 1
1 1 0 1 0 0 1 0 𝑸𝑨 𝑸𝑩 𝑿
1 1 1 1 1 0 0 0
Ing. Juan Vega Martinez
 Síntesis de Circuitos Secuenciales
Paso 8: Obtener la expresión del circuito de salida
y las entradas de los flip flops.

𝑻𝑨 = 𝑸𝑨 𝑸𝑩 𝑿 + 𝑸𝑨 𝑸𝑩 𝑿

𝑻𝑩 = 𝑸𝑨 . 𝑸𝑩 𝑿 + 𝑸𝑨 𝑸𝑩 𝑿

Y= 𝑸𝑨 𝑸𝑩 𝑿 + 𝑸𝑨 𝑸𝑩 𝑿

Ing. Juan Vega Martinez

 Síntesis de Circuitos Secuenciales
Paso 9: Implementar el circuito 𝑻 𝑨 = 𝑸𝑨 𝑸𝑩 𝑿 + 𝑸𝑨 𝑸 𝑩 𝑿

𝑻 𝑩 = 𝑸𝑨 . 𝑸𝑩 𝑿 + 𝑸𝑨 𝑸𝑩 𝑿

Y= 𝑸𝑨 𝑸𝑩 𝑿 + 𝑸𝑨 𝑸𝑩 𝑿
A

Ing. Juan Vega Martinez

¿Preguntas?

Ing. Juan Vega Martinez 68

 Síntesis de Circuitos Secuenciales
0/0
Reducción de estados
a
𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑬𝒔𝒕𝒂𝒅𝒐
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 0/0
𝑿=𝟎 𝑿=𝟏 𝑿=𝟎 𝑿=𝟏 1/0
0/0
𝑎 𝑎 𝑏 0 0 0/0 0/0
b c
𝑏 𝑐 𝑑 0 0
1/0
𝑐 𝑎 𝑑 0 0
1/0

0/0
𝑑 𝑒 𝑓 0 1
1/1 d e
g
𝑒 𝑎 𝑓 0 1 1/1
1/1
𝑓 𝑔 𝑓 0 1 0/0 f
𝑔 𝑎 𝑓 0 1
1/1

Ing. Juan Vega Martinez

 Síntesis de Circuitos Secuenciales
0/0
Reducción de estados
a
𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑬𝒔𝒕𝒂𝒅𝒐
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 0/0
𝑿=𝟎 𝑿=𝟏 𝑿=𝟎 𝑿=𝟏 1/0
0/0
𝑎 𝑎 𝑏 0 0 0/0 0/0
b c
𝑏 𝑐 𝑑 0 0
1/0
𝑐 𝑎 𝑑 0 0 Identificar en 1/0
la tabla
de1/1estados si es 0/0 que
𝑑 𝑒 𝑓 0 1
d e
g existen
𝑒 𝑎 𝑓 0 1 transiciones1/1
iguales
1/1
𝑓 𝑔 𝑓 0 1 y salidas idénticas
0/0 f
𝑔 𝑎 𝑓 0 1
1/1

Ing. Juan Vega Martinez

 Síntesis de Circuitos Secuenciales
0/0
Reducción de estados
a
𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑬𝒔𝒕𝒂𝒅𝒐
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 0/0
𝑿=𝟎 𝑿=𝟏 𝑿=𝟎 𝑿=𝟏 1/0
0/0
𝑎 𝑎 𝑏 0 0 0/0 0/0
b c
𝑏 𝑐 𝑑 0 0
1/0
𝑐 𝑎 𝑑 0 0
1/0

0/0
𝑑 𝑒 𝑓 0 1
1/1 d e
g
𝑒 𝑎 𝑓 0 1 1/1
1/1
𝑓 𝑔 𝑓 0 1 0/0 f
𝑔 𝑎 𝑓 0 1
1/1

𝒆=𝒈
Ing. Juan Vega Martinez
 Síntesis de Circuitos Secuenciales
0/0
Reducción de estados
a
𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑬𝒔𝒕𝒂𝒅𝒐
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 0/0
𝑿=𝟎 𝑿=𝟏 𝑿=𝟎 𝑿=𝟏 1/0
0/0
𝑎 𝑎 𝑏 0 0 0/0 0/0
b c
𝑏 𝑐 𝑑 0 0
1/0
𝑐 𝑎 𝑑 0 0
1/0

0/0
𝑑 𝑒 𝑓 0 1
1/1 d e
g
𝑒 𝑎 𝑓 0 1 1/1
1/1
𝑓 𝑔 𝑓 0 1 0/0 f

1/1

𝒆 = 𝒈, 𝐩𝐨𝐫 𝐥𝐨 𝐪𝐮𝐞 𝐞𝐥𝐢𝐦𝐢𝐧𝐚𝐦𝐨𝐬 𝐚 𝐠

Ing. Juan Vega Martinez
 Síntesis de Circuitos Secuenciales

𝒆=𝒈
0/0
Reducción de estados
a
𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑬𝒔𝒕𝒂𝒅𝒐
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 0/0
𝑿=𝟎 𝑿=𝟏 𝑿=𝟎 𝑿=𝟏 1/0
0/0
𝑎 𝑎 𝑏 0 0 0/0 0/0
b c
𝑏 𝑐 𝑑 0 0
1/0
𝑐 𝑎 𝑑 0 0
1/0

0/0
𝑑 𝑒 𝑓 0 1
1/1 d e
g
𝑒 𝑎 𝑓 0 1 1/1
1/1
𝑓 𝑔 𝑓 0 1 0/0 f

1/1

Ing. Juan Vega Martinez

 Síntesis de Circuitos Secuenciales

𝒆=𝒈
0/0
Reducción de estados
a
𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑬𝒔𝒕𝒂𝒅𝒐
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 0/0
𝑿=𝟎 𝑿=𝟏 𝑿=𝟎 𝑿=𝟏 1/0
0/0
𝑎 𝑎 𝑏 0 0 0/0 0/0
b c
𝑏 𝑐 𝑑 0 0
1/0
𝑐 𝑎 𝑑 0 0
1/0

𝑑 𝑒=𝑔 𝑓 0 1
1/1 d 0/0
e
g
𝑒 𝑎 𝑓 0 1 1/1
1/1
𝑓 𝑔 𝑓 0 1 0/0 f

𝒅=𝒇 1/1

Ing. Juan Vega Martinez

 Síntesis de Circuitos Secuenciales

𝒆=𝒈
0/0
Reducción de estados
a
𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑬𝒔𝒕𝒂𝒅𝒐
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 0/0
𝑿=𝟎 𝑿=𝟏 𝑿=𝟎 𝑿=𝟏 1/0
0/0
𝑎 𝑎 𝑏 0 0 0/0 0/0
b c
𝑏 𝑐 𝑑 0 0
1/0
𝑐 𝑎 𝑑 0 0
1/0

𝑑 𝑒=𝑔 𝑓 0 1
1/1 d 0/0
e
g
𝑒 𝑎 𝑓 0 1 1/1
1/1

0/0 f

1/1

𝒅 = 𝒇, removemos f
Ing. Juan Vega Martinez
 Síntesis de Circuitos Secuenciales
0/0
Reducción de estados
a
𝑬𝒔𝒕𝒂𝒅𝒐 𝑺𝒊𝒈𝒖𝒊𝒆𝒏𝒕𝒆 𝑺𝒂𝒍𝒊𝒅𝒂𝒔
𝑬𝒔𝒕𝒂𝒅𝒐 0/0
𝑷𝒓𝒆𝒔𝒆𝒏𝒕𝒆 0/0
𝑿=𝟎 𝑿=𝟏 𝑿=𝟎 𝑿=𝟏 1/0

𝑎 𝑎 𝑏 0 0 e 0/0
b c
𝑏 𝑐 𝑑 0 0
1/0
𝑐 𝑎 𝑑 0 0
1/0
0/0
𝑑 𝑒=𝑔 𝑓 0 1
d

𝑒 𝑎 𝑓 0 1 1/1

𝒆=𝒈
𝒅=𝒇
Ing. Juan Vega Martinez