Met Dis

METODOLOGIA DE DISEÑO DE
CIRCUITOS INTEGRADOS
DIGITALES
MANUEL JESÚS BELLIDO DÍAZ
ANGEL BARRIGA BARROS
GUIÓN DEL TEMA

CIRCUITOS INTEGRADOS DIGITALES
METODOLOGÍA DE DISEÑO DE
➥ INTRODUCCIÓN
➥ METODOLOGÍA DE DISEÑO
➥ TÉCNICAS DE IMPLEMENTACIÓN DE CID
➥ COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

INTRODUCCIÓN
❑ DEFINICIÓN DE CIRCUITO INTEGRADO

◗ MICROCIRCUITO ELECTRÓNICO IMPLEMENTADO EN UNA PASTILLA DE
MATERIAL SEMICONDUCTOR Y COMPUESTO BÁSICAMENTE POR DOS TIPOS DE

COMPONENTES: TRANSISTORES Y CONEXIONES
◗ QUEDA CARACTERIZADO POR UN PROCESO TECNOLÓGICO
❑ PROCESO TECNOLÓGICO
◗ PROCESO MEDIANTE EL QUE SE FABRICA EL CIRCUITO INTEGRADO. CONSTA

DE UN CONJUNTO DE PROCESOS QUÍMICOS REALIZADOS SOBRE LA OBLEA DE
MATERIAL SEMICONDUCTOR (P.EJ., ATACADOS, IMPLANTACIONES,
DEPOSICIONES DE MATERIAL, OXIDACIONES, LITOGRAFÍAS, ETC.) TRAS LOS
CUALES SE OBTIENE COMO RESULTADO EL CIRCUITO INTEGRADO.
◗ CADA UNO DE LOS PROCESOS QUÍMICOS SE APLICA SOBRE LA OBLEA

INTERPONIENDO A ESTA UNA DETERMINADA MÁSCARA QUE SELECCIONA
SOBRE QUE PARTES DE LA OBLEA DEBE REALIZARSE DICHO PROCESO.
INTRODUCCIÓN: PROCESO DE FABRICACIÓN

❑ PASOS DEL PROCESO DE FABRICACIÓN DE
UN INVERSOR CMOS
UN INVERSOR CMOS


UN INVERSOR CMOS
INTRODUCCIÓN
❑ PUNTO DE PARTIDA DE LA FABRICACIÓN
DE CIRCUITOS INTEGRADOS: EL LAYOUT
◗ LAYOUT: PATRONES GEOMÉTRICOS DEL CONJUNTO DE

CAPAS QUE CARACTERIZAN A UN DETERMINADO
PROCESO TECNOLÓGICO

INTRODUCCIÓN
❑ OBJETIVO DEL PROCESO DE DISEÑO DE CID:

◗ OBTENER UN LAYOUT QUE RESPONDA A LAS ESPECIFICACIONES DE

FUNCIONAMIENTO DEL SISTEMA DIGITAL QUE SE PRETENDE DISEÑAR Y, QUE

EN LA MEDIDA DE LO POSIBLE, ESTE LIBRE DE ERRORES.
❑ CARACTERÍSTICA BÁSICA DE LOS PROCESOS TECNOLÓGICOS

ACTUALES:
◗ ALTA DENSIDAD DE INTEGRACIÓN. CIRCUITOS INTEGRADOS TIPO VLSI.

INTRODUCCIÓN
❑ CARACTERÍSTICA BÁSICA DE LOS PROCESOS TECNOLÓGICOS

CIRCUITOS INTEGRADOS DIGITALES ACTUALES:
◗ PERMITEN INCORPORAR SISTEMAS DIGITALES MUY COMPLEJOS EN UN ÚNICO

CHIP.
❑ CARACTERÍSTICAS DEL PROCESO DE DISEÑO DE CID:
◗ GRAN COMPLEJIDAD EN EL DISEÑO.
◗ NECESIDAD DE ESTABLECER UNA METODOLOGÍA PARA DESARROLLAR EL

PROCESO DE DISEÑO CORRECTAMENTE.
❑ CONDICIONANTES DE LA METODOLOGÍA DE DISEÑO:
◗ REQUERIMIENTOS DE LOS PRODUCTOS ELECTRÓNICOS.
◗ TÉCNICAS DE IMPLEMENTACIÓN DE CID
◗ HERRAMIENTAS SOFTWARE DISPONIBLES PARA REALIZAR EL DISEÑO
GUIÓN DEL TEMA

➥ INTRODUCCIÓN
● NIVELES DE DESCRIPCCIÓN
• NIVEL DE ARQUITECTURA
• NIVEL DE TRANSFERENCIA ENTRE REGISTROS
• NIVEL DE CONMUTACIÓN
• NIVEL GEOMÉTRICO
● MÉTODO “TOP-DOWN”
● VERIFICACIÓN
● SÍNTESIS AUTOMÁTICA Y ENTORNOS INFORMATICOS DE

AYUDA AL DISEÑO

METODOLOGÍA DE DISEÑO
❑ NIVELES DE DESCRIPCCIÓN:
NIVEL ARQUITECTURAL
NIVEL DE TRANSFERENCIA ENTRE REGISTROS
NIVEL DE CONMUTACIÓN
NIVEL GEOMÉTRICO
METODOLOGÍA DE DISEÑO: NIVEL ARQUITECTURAL
❑ ENTRADA: ESPECIFICACIONES DEL SISTEMA DIGITAL QUE SE VA A

DISEÑAR
❑ DISEÑO ARQUITECTURAL:
◗ REPRESENTACIÓN ESTRUCTURAL A NIVEL DE BOQUES FUNCIONALES
◗ DESCRIPCIÓN DEL COMPORTAMIENTO IDENTIFICANDO LA OPERACIÓN DE

CADA UNO DE LOS BLOQUES DE LA REPRESENTACIÓN ESTRUCTURAL
✷ BLOQUES FUNCIONALES:
❍ UNIDADES DE MEMORIA, INTERFASES DE ENTRADA-SALIDA, UNIDADES DE

PROCESADO, UNIDADES DE CONTROL.
✷ EJEMPLO DE DISEÑO EN EL NIVEL ARQUITECTURAL
❍ ESPECIFICACIÓN DEL SISTEMA DIGITAL: SISTEMA COMPUTADOR QUE PUEDA

EJECUTAR PROGRAMAS SIMPLES CON OPERACIONES DE SUMA, RESTA Y
ALMACENAMIENTO DE DATOS DE UNA MEMORIA, EN LA QUE TAMBIÉN ESTA
ALMACENADO EL PROGRAMA

METODOLOGÍA DE DISEÑO: NIVEL ARQUITECTURAL
CS1: REPRESENTACIÓN ESTRUCTURAL

RI
MEMORIA
XS
XS UNIDAD DE
CONTROL
UNIDAD DE
DATOS
CS1: REPRESENTACIÓN FUNCIONAL
MNEMÓNICO INSTRUCCIÓN
STOP 00 - - - - - -
ADD($A) 01AAAAAA
SUB($A) 10AAAAAA
STA($A) 11AAAAAA
METODOLOGÍA DE DISEÑO: TRANSFERENCIA ENTRE REGISTROS (RT)
❑ ENTRADA: DISEÑO ARQUITECTURAL

❑ DISEÑO DE TRANSFERENCIA ENTRE REGISTROS:

◗ REPRESENTACIÓN ESTRUCTURAL DE CADA UNO DE LOS SUBSISTEMAS A

NIVEL DE COMPONENTES RT.
◗ DESCRIPCIÓN DEL COMPORTAMIENTO IDENTIFICANDO LA TRANSFERENCIA DE

DATOS ENTRE LOS REGISTROS QUE PERMITEN REALIZAR LAS OPERACIONES
DEL SISTEMA
✷ COMPONENTES RT:
❍ DE ALMACENAMIENTO DE DATOS: REGISTROS, CONTADORES, PALABRAS DE

UNA MEMORIA, ETC
❍ DE PROCESAMIENTO DE DATOS: SUMADORES, ALU, MULTIPLEXORES, ETC
❍ DE CONEXIÓN DE COMPONENTES: BUSES DE DATOS, BUSES DE CONTROL

METODOLOGÍA DE DISEÑO: TRANSFERENCIA ENTRE REGISTROS
❑ CS1: REPRESENTACIÓN ESTRUCTURAL

❑ CS1: REPRESENTACIÓN FUNCIONAL
STOP ADD($A) SUB($A) STA($A)
MAR PC MAR PC MAR PC MAR PC
IR RAM IR RAM IR RAM IR RAM

PC PC + 1 PC PC + 1 PC PC + 1 PC PC + 1
NOP MAR IR MAR IR MAR IR

T RAM T RAM RAM AC
AC AC + T AC AC - 1
METODOLOGÍA DE DISEÑO: NIVEL DE CONMUTACIÓN
❑ ENTRADA: DISEÑO RT
❑ DISEÑO DE CONMUTACIÓN:
◗ CIRCUITO DIGITAL CONSTRUIDO CON PUERTAS LÓGICAS Y BIESTABLES.
◗ OPERACIÓN ANIVEL DE BITS EN VEZ DE DATOS. SE MANEJAN SEÑALES EN VEZ

DE BUSES.
◗ DESCRIPCCIÓN DEL COMPORTAMIENTO A NIVEL DE TABLAS DE ESTADO

(ELEMENTOS SECUENCIALES) O TABLAS DE VERDAD (ELEMENTOS
COMBINACIONALES).

METODOLOGÍA DE DISEÑO: NIVEL DE CONMUTACIÓN
❑ CS1: DISEÑO DEL REGISTR MAR

TPC TIR Qi
0 0 qi
0 1 IRi
1 0 PCi
1 1
CAN_0
SAL
N_1
SEL
METODOLOGÍA DE DISEÑO: NIVEL GEOMÉTRICO
❑ ENTRADA: DISEÑO A NIVEL DE PUERTAS LÓGICAS

❑ DISEÑO GEOMÉTRICO:
◗ OBTENCIÓN DEL LAYOUT: PATRÓN GEOMÉTRICO DEL CONJUNTO DE CAPAS

QUE PERTENECEN A UN DETERMINADO PROCESO TECNOLÓGICO.
◗ EL LAYOUT FINAL DEPENDE FUERTEMENTE DE LA TÉCNICA DE

IMPLEMENTACIÓN UTILIZADA PARA FABRICAR EL CIRCUITO INTEGRADO.
◗ TAREAS BÁSICAS DE CONSTRUCCIÓN DEL LAYOUT:.

• CONSTRUCCIÓN DE LAS CELDAS DE LOS COMPONENTES
LÓGICOS
• COLOCACIÓN DE LAS CELDAS (PLACEMENT)
• CONEXIONADO DE CELDAS (ROUTING)

METODOLOGÍA DE DISEÑO: MÉTODO TOP-DOWN
REPRESENTACIONES ESTRUCTURALES Y DESCRIPCIONES DE COMPORTAMIENTO

NIVEL ARQUITECTURAL
NIVEL GEOMÉTRICO
METODOLOGÍA DE DISEÑO: MÉTODO BOTTOM-UP
DESCRIPCIONES FÍSICAS
NIVEL ARQUITECTURAL
NIVEL GEOMÉTRICO

METODOLOGÍA DE DISEÑO: MÉTODO TOP-DOWN
CIRCUITOS INTEGRADOS DIGITALES NIVEL ARQUITECTURAL

VERIFICACIÓN
VERIFICACIÓN
VERIFICACIÓN
NIVEL GEOMÉTRICO
VERIFICACIÓN
METODOLOGÍA DE DISEÑO: VERIFICACIÓN

❑ NIVEL ARQUITECTURAL:
◗ ANÁLISIS FUNCIONAL DE LA
ARQUITECTURA PARA COMPROBAR QUE
SE AJUSTA A LAS ESPECIFICACIONES DEL
SISTEMA.
❑ NIVEL DE TRANSFERENCIA ENTRE

REGISTROS:
◗ ANÁLISIS DEL COMPORTAMIENTO DEL

DISEÑO CICLO DE RELOJ A CICLO DE
RELOJ PERO SIN INCLUIR LOS RETRASOS
DE PROPAGACIÓN DE LOS COMPONENTES
DEL SISTEMA.
❑ NIVEL DE CONMUTACIÓN:
◗ ANÁLISIS DE DISEÑO INCLUYENDO YA

LOS RETRASOS DE PROPAGACIÓN DE LOS
DISPOSITIVOS QUE FORMAN PARTE DEL
SISTEMA.
❑ NIVEL GEOMÉTRICO:
◗ CHEQUEO DE REGLAS DE DISEÑO Y

ELÉCTRICAS.
◗ EXTRACCIÓN Y COMPARACIÓN CON EL

NIVEL LÓGICO.
◗ PROCESO DE BACK-ANNOTATION
METODOLOGÍA DE DISEÑO: HERRAMIENTAS DE CAD
❑ SÍNTESIS AUTOMÁTICA: PERMITEN RECORRER DE FORMA

CIRCUITOS INTEGRADOS DIGITALES AUTOMÁTICA TODO EL PROCESO DE DISEÑO
◗ ENTRADA: ESPECIFICACIONES DEL SISTEMA.

◗ SALIDA: LAYOUT FINAL
❑ ENTORNOS INFORMÁTICOS DE AYUDA AL DISEÑO DE CID
◗ HERRAMIENTAS DE SÍNTESIS Y VERIFICACIÓN DE LOS DIFERENTES NIVELES.
◗ LENGUAJES DE DESCRIPIÓN DE HARDAWARE (HDL‘s)
◗ HERRAMIENTAS MÁS USUALES:

• SÍNTESIS LÓGICA
• SIMULADORES FUNCIONALES
• SIMULADORES LÓGICO-TEMPORALES
• SÍNTESIS DE LAYOUT
• EDITORES Y GENERADORES DE LAYOUT
• CHEQUEADORES DE REGLAS
• EXTRACTORES DE LAYOUT
• COMPARADORES LÓGICOS
GUIÓN DEL TEMA

➥ INTRODUCCIÓN
● FULL-CUSTOM
● SEMI-CUSTOM
• CELDAS ESTÁNDARES
• MATRIZ DE PUERTAS
● DISPOSITIVOS PROGRAMABLES: FPGA‘s

TÉCNICAS DE IMPLEMENTACIÓN: FULL-CUSTOM

❑ DISEÑO COMPLETAMENTE A MEDIDA:
◗ CONSTRUCCIÓN DEL ESQUEMÁTICO A NIVEL DE TRANSISTORES.
◗ CONSTRUCCIÓN DEL LAYOUT.

VERIFICACIÓN
NIVEL DE TRANSISTORES
VERIFICACIÓN
NIVEL GEOMÉTRICO
VERIFICACIÓN

❑ DISEÑO DEL MULTIPLEXOR 2:1

❑ VERIFICACIÓN DEL MULTIPLEXOR 2:1


❑ DISEÑO DEL MULTIPLEXOR 2:1

AREA DEL DISEÑO:

670µM2

❑ VENTAJAS:
◗ CIRCUITO INTEGRADO DE MUY ALTAS PRESTACIONES.
❑ INCONVENIENTES:
◗ NECESIDAD DE MUCHOS RECURSOS Y AUMENTO EXCESIVO DEL TIEMPO DE

DISEÑO.

TÉCNICAS DE IMPLEMENTACIÓN
➥ INTRODUCCIÓN
● FULL-CUSTOM
● SEMI-CUSTOM
TÉCNICAS DE IMPLEMENTACIÓN: SEMI-CUSTOM

NIVEL ARQUITECTURAL
VERIFICACIÓN
VERIFICACIÓN
VERIFICACIÓN
GENERACIÓN AUTOMÁTICA
LAYOUT

TÉCNICAS DE IMPLEMENTACIÓN: SEMI-CUSTOM

● FULL-CUSTOM
● SEMI-CUSTOM
TÉCNICAS DE IMPLEMENTACIÓN: CELDAS ESTÁNDARES
❑ CARACTERÍSTICAS DEL DISEÑO CON CELDAS ESTÁNDARES:

◗ EL FABRICANTES PONE A DISPOSICIÓN DEL DISEÑADOR UNA LIBRERÍA CON

LAS CELDAS DE LAYOUT DE LOS DISPOSITIVOS LÓGICOS
◗ EXISTEN HERRAMIENTAS DE GENERACIÓN AUTOMÁTICA DE LAYOUT.
❑ PROCESO DE GENERACIÓN DEL LAYOUT:
◗ SE GENERA A PARTIR DEL DISEÑO A NIVEL DE CONMUTACIÓN Y CON LAS

CELDAS DE LAYOUT DE LOS COMPONENTES DE ESE DISEÑO
◗ SE REALIZAN DOS TAREAS:

• COLOCACIÓN DE CELDAS
• CONEXIÓN ENTRE LAS CELDAS
◗ LAS TAREAS DE PLACEMENT Y ROUTING ESTÁN AUTOMATIZADAS:

❑ TIPOS DE CELDAS ESTÁNDARES:

◗ BLOQUES LÓGICOS BÁSICOS: PUERTAS Y BIESTABLES
◗ SUBSISTEMAS COMBINACIONALES: DECODIFICADORES, MULTIPLEXORES, etc
◗ SUBSISTEMAS SECUENCIALES: REGISTROS, CONTADORES
◗ MACROCELDAS: RAMs, FIFOs, ROMs, etc

A B Y
VDD
A ALTURA
Y ESTÁNDAR
B
VSS
❑ CARACTERÍSTICAS BÁSICAS DEL LAYOUT:

◗ FILAS DE LA MISMA ANCHURA DE CELDAS ESTÁNDARES ADOSADAS

◗ ESPACIO ENTRE LAS FILAS DEDICADO A CANALES DE INTERCONEXIÓN ENTRE

CELDAS

❑ EJEMPLO DE LAYOUT CON MACROCELDAS

❑ EJEMPLO DE DISEÑO CON CELDAS ESTÁNDARES: MULTIPLEXOR 2:1

A
Y IN OUT
AB Y
MULTIPLEXOR
ÁREA TOTAL
3500µM2

❑ VENTAJAS:
◗ ELIMINA LA NECESIDAD DEL DISEÑO A NIVEL DE TRANSISTORES
◗ REDUCE FUERTEMENTE EL TIEMPO TOTAL DE DISEÑO
❑ INCONVENIENTES:
◗ AUMENTA EL ÁREA TOTAL OCUPADA POR EL DISEÑO
◗ NO SE CONTROLAN ASPECTOS DEL COMPORTAMIENTO DINÁMICO DE LAS

CELDAS: SE PIERDE VELOCIDAD DE OPERACIÓN
TÉCNICAS DE IMPLEMENTACIÓN: SEMI CUSTOM

● FULL-CUSTOM
● SEMI-CUSTOM

TÉCNICAS DE IMPLEMENTACIÓN: MATRIZ DE PUERTAS
❑ CARACTERÍSTICAS BÁSICAS DEL DISEÑO CON MATRIZ DE PUERTAS

◗ LAS OBLEAS ESTÁN PREFABRICADAS
◗ INTERCONEXIÓN ENTRE TRANSISTORES: CAPAS DE METALIZACIÓN
◗ SE DISPONE DE LIBRERÍAS DE DISPOSITIVOS LÓGICOS
Vdd
IN_2
IN_1
OUT
Vss
❑ CARACTERÍSTICAS BÁSICAS DEL LAYOUT DE MATRIZ DE PUERTAS
◗ PROCESO CMOS: OBLEA SIN METALIZAR: FILAS DE TRANSISTORES PMOS Y

NMOS
◗ OBLEA METALIZADA: CON VARIOS NIVELES DE INTERCONEXIÓN
❑ EJEMPLO DE LAYOUT CON MATRIZ DE PUERTAS


❑ DETALLE DEL LAYOUT: NIVELS DE INTERCONEXIÓN

nivel de
interconexión
Vdd
transistores PMOS
nivel de
interconexión
transistores NMOS
GND
nivel de
interconexión
❑ EJEMPLO DE DISEÑO CON MATRIZ DE PUERTAS: MULTIPLEXOR 2:1

AREA DEL DISEÑO:

4100µM2

❑ VENTAJAS:
◗ LAS OBLEAS ESTÁN PREFABRICADAS
◗ SE REDUCE EL TIEMPO DE FABRICACIÓ
◗ LAS OBLEAS PREFABRICADAS SIRVEN PARA DIFERENTES DISEÑOS: SE

REDUCEN LOS COSTES
❑ INCONVENIENTES:
◗ SE PIERDEN PRESTACIONES: ÁREA, VELOCIDAD...
TÉCNICAS DE IMPLEMENTACIÓN: SEMI CUSTOM

● FULL-CUSTOM
● SEMI-CUSTOM

TÉCNICAS DE IMPLEMENTACIÓN:DISPOSITIVOS PROGRAMABLES. FPGAS
❑ CARACTERÍSTICAS BÁSICAS DEL DISEÑO CON DISPOSITIVOS LÓGICOS

CIRCUITOS INTEGRADOS DIGITALES PROGRAMABLES:
◗ CIRCUITO INTEGRADO FABRICADO PREPARADO PARA SER PROGRAMADO

◗ SE CAMBIA EL LAYOUT FINAL POR UN FICHERO DE CONFIGURACIÓN DEL

DISPOSITIVO
❑ ELECCIÓN DE LA FPGA COMO DISPOSITIVO PROGRAMABLE
◗ MAYOR DENSIDAD DE INTEGRACIÓN QUE OTROS DISPOSITIVOS

PROGRAMABLES
❑ METODOLOGÍA DE DISEÑO CON FPGAS

NIVEL ARQUITECTURAL
VERIFICACIÓN
VERIFICACIÓN
VERIFICACIÓN
PASO AUTOMÁTICO
PROGRAMACIÓN

❑ CARACTERÍSTICAS DE LA PROGRAMACIÓN DEL FPGA

◗ EL PROGRAMA ES UN FICHERO QUE ALMACENA UN CADENA DE BITS
◗ ESTA CADENA DE BITS SE ALMACENA EN UNA RAM INTERNA DE LA FPGA LA

CUAL CONFIGURA LA MATRIZ DE CONEXIONES DE LOS DISPOSITIVOS LÓGICOS
❑ CARACTERÍSTICAS DE OPERACIÓN
◗ LA FUNCIONALIDAD DE LA FPGA QUEDA DETERMINADA POR EL DISEÑO

REALIZADO E IMPLEMENTADO MEDIANTE EL ADECUADO FICHERO DE
CONFIGURACIÓN
◗ EN GENERAL, LA PROGRAMACIÓN SE MANTIENE MIENTRAS DURE LA

ALIMENTACIÓN PUDIENDO REPROGRAMARSE TANTAS VECES COMO SE
QUIERA.
◗ LA VERIFICACIÓN DEL DISEÑO SE PUEDE REALIZAR SOBRE EL PROPIO CHIP SIN

COSTE DE TIEMPO DE ESPERA PARA LA FABRICACIÓN
❑ ESTRUCTURA INTERNA A NIVEL LÓGICO DE LAS FPGA

IOBs
CLBs
ESQUEMA LÓGICO DE UN CLB ESQUEMA LÓGICO DE UN IOB

(FAMILIA XC300 DE XILINX)

❑ ESTRUCTURA INTERNA : MATRICES DE INTERCONEXIÓN

Matrices de
conmutación
y
canales de
conexionado
❑ PROCESO DE GENERACIÓN DEL FICHERO DE CONFIGURACIÓN:

◗ 1.- DISTRIBUCIÓN DEL DISEÑO EN LAS CLBs

◗ 2.- PROGRAMACIÓN DE LA MATRIZ DE CONMUTACIÓN: ESTABLECER CANALES

DE CONEXIÓN
❑ TAREAS AUTOMATIZADAS ATRAVÉS DEL SOFTWARE QUE

PROPORCIONA EL FABRICANTE DE LAS FPGA
❑ EJEMPLO DE FAMILIAS DE FPGAS: XILINX
PUERTAS
FAMILIA CLBs IOBs
EQUIVALENTES
XC2000 1200 A 1800 64 A 100 58 A 74
XC3000 2000 A 9000 64 A 320 64 A 144
XC4000 2000 A 20000 64 A 900 64 A 240

❑ VENTAJAS:
◗ SE ELIMINA EL TIEMPO DE FABRICACIÓN
❑ INCONVENIENTES:
◗ LAS CARACTERÍSTICAS FUNCIONALES DEPENDEN DEL CHIP DE FPGA DE QUE

SE DISPONGA
GUIÓN DEL TEMA

■ INTRODUCCIÓN
■ METODOLOGÍA DE DISEÑO
■ TÉCNICAS DE IMPLEMENTACIÓN DE CID
■ COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN
● FACTORES DE TIPO TÉCNICO
● FACTORES DE TIPO ECONÓMICO

COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN
❑ FACTORES DE TIPO TÉCNICO:

F-C CE MP FPGA
FACILIDADES DE DISEÑO Y FABRICACIÓN
ARQUITECTURA ARQUITECTURA ARQUITECTURA ARQUITECTURA
RT RT RT RT
PROCESO CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN
DE DISEÑO ELÉCTRICO
LAYOUT
CONSTRUCCIÓN DE CONSTRUCCIÓN DE
TRANSISTORES TRANSISTORES
PROCESO DE
FABRICACIÓN
CAPAS DE CAPAS DE CAPAS DE
METALIZACIÓN METALIZACIÓN METALIZACIÓN
PRESTACIONES
❑ FACTORES DE TIPO ECONÓMICO

COSTE TOTAL
◗ COSTE DE DESARROLLO (C.D.):
GASTOS DE DISEÑO
COSTE DEL PRIMER PROTOTIPO
◗ COSTE UNITARIO (C.U.):
COSTE POR UNIDAD GENERADO DURANTE EL PROCESO DE FABRICACIÓN Y

TESTADO
◗ COSTE TOTAL= C.D. + C.U. X Nª DE UNIDADES


F-C CE MP FPGA
COSTE DE DESARROLLO
ARQUITECTURA ARQUITECTURA ARQUITECTURA ARQUITECTURA

RT RT RT RT
PROCESO CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN
DE DISEÑO ELÉCTRICO
LAYOUT
CONSTRUCCIÓN DE CONSTRUCCIÓN DE
TRANSISTORES TRANSISTORES
PROCESO DE
FABRICACIÓN
CAPAS DE CAPAS DE CAPAS DE
METALIZACIÓN METALIZACIÓN METALIZACIÓN
COSTE UNITARIO

COSTE RELATIVO
POR UN IDAD
FPGAs
FPGAs
M. P.
M. P.
C. E. C. E.
F-C F-C
10 100 1000 10000
VOL. TIRADA

Met Dis

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Met Dis

Cargado por

Copyright:

Formatos disponibles

METODOLOGIA DE DISEÑO DE

GUIÓN DEL TEMA

➥ TÉCNICAS DE IMPLEMENTACIÓN DE CID

➥ COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

❑ DEFINICIÓN DE CIRCUITO INTEGRADO

MATERIAL SEMICONDUCTOR Y COMPUESTO BÁSICAMENTE POR DOS TIPOS DE

◗ QUEDA CARACTERIZADO POR UN PROCESO TECNOLÓGICO

◗ PROCESO MEDIANTE EL QUE SE FABRICA EL CIRCUITO INTEGRADO. CONSTA

◗ CADA UNO DE LOS PROCESOS QUÍMICOS SE APLICA SOBRE LA OBLEA

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

INTRODUCCIÓN: PROCESO DE FABRICACIÓN

CIRCUITOS INTEGRADOS DIGITALES

INTRODUCCIÓN: PROCESO DE FABRICACIÓN

◗ LAYOUT: PATRONES GEOMÉTRICOS DEL CONJUNTO DE

CIRCUITOS INTEGRADOS DIGITALES

❑ OBJETIVO DEL PROCESO DE DISEÑO DE CID:

◗ OBTENER UN LAYOUT QUE RESPONDA A LAS ESPECIFICACIONES DE

FUNCIONAMIENTO DEL SISTEMA DIGITAL QUE SE PRETENDE DISEÑAR Y, QUE

❑ CARACTERÍSTICA BÁSICA DE LOS PROCESOS TECNOLÓGICOS

◗ ALTA DENSIDAD DE INTEGRACIÓN. CIRCUITOS INTEGRADOS TIPO VLSI.

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

❑ CARACTERÍSTICA BÁSICA DE LOS PROCESOS TECNOLÓGICOS

◗ PERMITEN INCORPORAR SISTEMAS DIGITALES MUY COMPLEJOS EN UN ÚNICO

❑ CARACTERÍSTICAS DEL PROCESO DE DISEÑO DE CID:

◗ GRAN COMPLEJIDAD EN EL DISEÑO.

◗ NECESIDAD DE ESTABLECER UNA METODOLOGÍA PARA DESARROLLAR EL

❑ CONDICIONANTES DE LA METODOLOGÍA DE DISEÑO:

◗ REQUERIMIENTOS DE LOS PRODUCTOS ELECTRÓNICOS.

◗ TÉCNICAS DE IMPLEMENTACIÓN DE CID

◗ HERRAMIENTAS SOFTWARE DISPONIBLES PARA REALIZAR EL DISEÑO

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

GUIÓN DEL TEMA

● SÍNTESIS AUTOMÁTICA Y ENTORNOS INFORMATICOS DE

➥ TÉCNICAS DE IMPLEMENTACIÓN DE CID

➥ COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

NIVEL DE TRANSFERENCIA ENTRE REGISTROS

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

METODOLOGÍA DE DISEÑO: NIVEL ARQUITECTURAL

❑ ENTRADA: ESPECIFICACIONES DEL SISTEMA DIGITAL QUE SE VA A

◗ REPRESENTACIÓN ESTRUCTURAL A NIVEL DE BOQUES FUNCIONALES

◗ DESCRIPCIÓN DEL COMPORTAMIENTO IDENTIFICANDO LA OPERACIÓN DE

❍ UNIDADES DE MEMORIA, INTERFASES DE ENTRADA-SALIDA, UNIDADES DE

✷ EJEMPLO DE DISEÑO EN EL NIVEL ARQUITECTURAL

❍ ESPECIFICACIÓN DEL SISTEMA DIGITAL: SISTEMA COMPUTADOR QUE PUEDA

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

CS1: REPRESENTACIÓN ESTRUCTURAL

CS1: REPRESENTACIÓN FUNCIONAL

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

METODOLOGÍA DE DISEÑO: TRANSFERENCIA ENTRE REGISTROS (RT)

❑ ENTRADA: DISEÑO ARQUITECTURAL

❑ DISEÑO DE TRANSFERENCIA ENTRE REGISTROS:

◗ REPRESENTACIÓN ESTRUCTURAL DE CADA UNO DE LOS SUBSISTEMAS A

◗ DESCRIPCIÓN DEL COMPORTAMIENTO IDENTIFICANDO LA TRANSFERENCIA DE

❍ DE ALMACENAMIENTO DE DATOS: REGISTROS, CONTADORES, PALABRAS DE

❍ DE PROCESAMIENTO DE DATOS: SUMADORES, ALU, MULTIPLEXORES, ETC

❍ DE CONEXIÓN DE COMPONENTES: BUSES DE DATOS, BUSES DE CONTROL

9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc

❑ CS1: REPRESENTACIÓN ESTRUCTURAL

CIRCUITOS INTEGRADOS DIGITALES

❑ CS1: REPRESENTACIÓN FUNCIONAL

STOP ADD($A) SUB($A) STA($A)