Está en la página 1de 4

Universidad Autónoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragón. Compuerta “or exclusiva” y sus aplicaciones

1

COMPUERTA “OR EXCLUSIVA” Y SUS APLICACIONES

Borja, Joseph., De la Ossa, Wilson y Ricardo, Aragón. wilsondelaossa030698@hotmail.es,caballerosjoseph2010@gmail.com, ricaaragon1998@gmail.com Universidad Autónoma Del Caribe

ResumenEn la siguiente experiencia se verificó el funcionamiento de diferentes circuitos. Uno de esos circuitos corresponde al funcionamiento de una compuerta XOR, utilizando varios tipos de compuertas lógicas. También se conoció las aplicaciones de la compuerta XOR. Las aplicaciones son; medio sumador, medio substractor, comparador binario, y generador de paridad.

Índice de TérminosCompuerta XOR, compuerta NOT, compuerta NAND, compuerta NOR.

I.

INTRODUCCIÓN

En el presente informe se dará a conocer el funcionamiento de la compuerta XOR y sus aplicaciones, con ayuda de compuertas lógicas dadas en clases anteriores con el fin de observar sus resultados, además se debe mencionar que la compuerta XOR se puede utilizar para intercambiar dos señales lógicas sin necesidad de una conexión entre capas de un circuito. Además, con la ayuda de la compuerta XOR puede contarse el número de salidas 0para determinar el nivel de coincidencia o correlación de la secuencia de datos, esto se ve muchos en los dispositivos de comunicaciones, tales como los receptores CDMA (acceso múltiple por división de código) y decodificadores para corrección de errores y códigos de canal.

II.

MÉTODOS/METODOLOGÍA

A.

Metodología

Para esta experiencia se inició abriendo el programa XILINX, esta aplicación nos ofreció las compuertas necesarias para armar dos circuitos equivalentes a una compuerta XOR, y sus aplicaciones. El primer circuito, se utilizó dos compuertas NOR (GI 7402), un NOT (7404), un NAND (G2 7400), dos interruptores y un

led(L1).

El primer interruptor (A) le asignamos el SW7-N3, el segundo interruptor (B) se le asignó el SW6-E2, y la salida(L1) era el led (S1) de la placa “Spartan 3E-100 CP132”. Con el circuito armado apagamos y encendíamos los interruptores de la placa para ver cuando encendía el led y así obtener diferentes resultados. En la figura 1 (A) se puede observar el primer circuito.

En el segundo circuito se utilizó 5 compuertas NOT, dos NAND, un NOR, dos interruptores, y un led, de la placa Spartan 3E-100 CP132”. Los interruptores y el led estaban asignados de igual forma que estaban en el primer circuito al momento de programarlos en la placa. Este segundo circuito tiene el mismo resultado que el circuito uno, la diferencia es que el segundo circuito utiliza más compuertas. En la figura 1 (B) se puede observar el segundo circuito.

B A
B
A

Figura 1. Circuitos equivalentes a una compuerta XOR

En las aplicaciones de la compuerta XOR tenemos el medio sumador, en este circuito se utilizó una compuerta XOR (7486), un NAND, un NOT, dos interruptores y dos salidas. El primer interruptor (x) le asignamos el SW7-N3, el segundo interruptor (Y) se le asignó el SW6-E2, la primera salida(L2) era el led (S1) y la segunda salida(L1) era el led (P4) de la placa “Spartan 3E- 100 CP132”. En la Figura 2 (A) se puede observar el circuito sumador.

Otra aplicación de la compuerta XOR es el medio substractor, para este circuito se utilizó tres NAND, un XOR, dos interruptores y dos leds. El primer interruptor (x) le asignamos el SW7-N3, el segundo interruptor (Y) se le asignó el SW6-E2, la primera salida(D) era el led (S1) y la segunda salida(B0) era el led (P4) de la placa “Spartan 3E-100 CP132”. En la Figura 2 (B) se puede observar el circuito medio substractor.

Otra aplicación de la compuerta XOR la comparación de binario, Para este circuito de utilizo cuatro XOR, cuatro NOT, un NAND con cuatro entradas, ocho interruptores y un led. El interruptor (A0) se le asignó el SW7-N3, el interruptor (A1) se le asignó el SW6-E2, el interruptor (A2) se le asignó el

Universidad Autónoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragón. Compuerta “or exclusiva” y sus aplicaciones

2

SW5-F3, el interruptor (A3) se le asignó el SW4-B3, el interruptor (B0) se le asignó el SW3-B4, el interruptor (B1) se le asignó el SW2-K3, el interruptor (B2) se le asignó el SW1-

L3, el interruptor (B3) se le asignó el SW0-P11, y el led(L1) se le asigno (S1) de la placa “Spartan 3E-100 CP132”. En la Figura

  • 2 (C) se puede observar el circuito comparador de binario.

Otra aplicación de la compuerta XOR es el generador de paridad, para este circuito se utilizó cuatro XOR, cinco interruptores y un led. El interruptor (B0) se le asignó el SW7-N3, el interruptor (B1) se le asignó el SW6-E2, el interruptor (B2) se le asignó el SW5- F3, el interruptor (B3) se le asignó el SW4-B3, el interruptor (B4) se le asignó el SW3-B4 y el led (L1) se le asigno (S1) de la placa “Spartan 3E-100 CP132”. En la Figura

  • 2 (D) se puede observar el circuito generador de paridad.

A

B

A B C D
A B C D

C

D

A B C D
A B C D

Figura 2. Aplicaciones de la compuerta XOR

  • B. Equipos utilizados

    • - Compuerta NAND.

    • - Compuerta NOR.

    • - Compuerta XOR.

    • - La placa “Spartan 3E-100 CP132”

      • C. Figuras

A

B

 

X

0

0

 

0

0

1

 

1

1

0

 

1

1

1

 

0

Tabla 1. Resultado de Circuito equivalente a una compuerta XOR Figura 1 (A).

A

B

X

0

0

0

0

1

1

1

0

1

   

1

 
  • 1 0

 

Tabla 2. Resultado del Circuito equivalente a una compuerta XOR Figura 1 (B).

 
 

X

 

Y

 

S

 

C

 

0

 

0

 

0

 

0

0

 

1

 

1

 

0

1

 

0

 

1

 

0

1

 

1

 

0

 

1

 

Tabla 3. Resultado del medio sumador.

 
 

X

 

Y

 

D

 

Bo

   

0

 

0

 

0

 

0

0

 

1

 

1

 

1

1

 

0

 

1

 

0

1

 

1

 

0

 

0

 

Tabla 4. Resultado del Medio Substractor.

 

B4

B3

   

B2

 

B1

B0

   

X

TOTAL

TIPO DE

 

DE 15

PARIDA

             

D

0

0

 
  • 0 0

    • 0 0

     
  • 0 Par

0

1

 
  • 0 0

    • 1 0

     
  • 2 Par

1

0

 
  • 1 1

    • 0 1

     
  • 3 Impar

0

1

 
  • 1 1

    • 1 0

     
  • 3 Impar

1

1

 
  • 0 0

    • 1 1

     
  • 4 Par

1

0

 
  • 1 0

    • 1 1

     
  • 4 Par

0

1

 
  • 0 1

    • 0 0

     
  • 1 Impar

0

0

 
  • 0 1

    • 0 1

     
  • 1 Impar

Tabla 5. Resultado del generador de paridad.

Universidad Autónoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragón. C ompuerta “or

Tabla 6. Resultado del Comparador de binario.

Universidad Autónoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragón. Compuerta “or exclusiva” y sus aplicaciones

3

III

RESULTADOS

Los resultados de las tablas 1 y 2 son iguales porque hacen referencia a una compuerta llamada compuerta XOR. Al momento de poner a funcionar estos circuitos de la figura 1 (A, B) nos dio como resultado que solo será 1 cuando los interruptores A y B sean diferentes. así es como funciona esta compuerta. El resultado de la tabla 3 nos muestra que cuando los interruptores A y B están encendidos, da cero en la salida (S) y en la salida (C) nos da como resultado uno. Este circuito funciona igual a la teoría de suma de binario “1+1=0=acarreo”, También vemos que la suma sin acarreo lo toma en la salida (S), es decir “1+0 y 0+1”, y cuando hay acarreo lo toma en la salida (C).

El resultado de la tabla 4 nos muestra que cuando el primer interruptor (x) está apagado (0) y el interruptor (Y) esta encendido (1), la salida (D) y (B0) estarán encendidos (1). Este circuito que está en la figura 2 (B) funciona igual a la teoría de la resta de binarios, que dice “0-1=1=acarreo”. El acarreo lo toma en la salida (B0), el resto de combinaciones es una resta normal y la cual la salida de esos resultados se apreciará en la salida (D).

El resultado de la tabla 5 nos dice que solo se tendrá una salida (x) “1” si es impar la combinación que le asignemos, es decir el primer digito lo da el primer interruptor, el segundo digito el segundo interruptor, así sucesivamente y así obtenemos un numero binario, este circuito tiene 4 interruptores como vemos en la figura 2 (D), es decir que tenemos cuatro dígitos, lo que hará este circuito es decirnos si es par o impar.

EL resultado de la tabla 6 lo obtenemos del circuito de la figura 2 (C). Este circuito compara binarios. Como en el anterior circuito (figura 2 (D)) veíamos que cada interruptor era un digito de un numero binario, este circuito hace lo mismo, primero tenemos dos letras A y B, el interruptor (A0) se compara con el interruptor (B0) y así sucesivamente hasta llegar a los dos últimos interruptores (A3, B3). Si el binario obtenido de las combinaciones de los interruptores (A), eran iguales al binario obtenido de las combinaciones de los interruptores (B),

la salida (x) era igual a “1”.

IV.

CONCLUSIONES

A.

Conclusiones

Se mejoró el uso del programa XILINX, además se conoció el funcionamiento de la compuerta XOR y sus diferentes aplicaciones.

se comprobo los resultado dados en la practica con la teoria.

Se analizó los circuitos de

la

figura

1

(A)

y

(B)

que

correspondian al funcionamiento de la compuerta XOR.

Se conoció distintos circuitos, en donde estaba presente la compuerta XOR.

  • B. Figuras y tablas

Universidad Autónoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragón. C ompuerta “or

Figura1.1 Circuito equivalente a una compuerta XOR.

Universidad Autónoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragón. C ompuerta “or

Imagen 1. Placa Spartan 3E-100 CP132.

III.

DISCUSIÓN

Estos resultados fueron totalmente coherentes a las teorías dadas en clase, no hubo ningún error al momento de comparar los resultados teóricos a los resultados dados en la práctica.

Universidad Autónoma Del Caribe. Borja Joseph, De la Ossa Wilson y Ricardo Aragón. Compuerta “or exclusiva” y sus aplicaciones

4

REFERENCIAS

[1]

Mano, M. M. (1982). Lógica digital y diseño de computadores. Pearson Educación.W.-K. Chen, Linear

Networks and Systems (Book style).

Belmont, CA:

[2]

Wadsworth, 1993, pp. 123135. Sandoval Ruiz, C. E., & Fedón Rovira, A. S. (2014).

[3]

Efficient RS (255, k) encoder over reconfigurable systems. Revista Técnica de la Facultad de Ingeniería Universidad del Zulia, 37(2), 151-159. Martínez, H. A. V. (2008). Representación de números en binario. Technical report, Universidad de Sonora,

Hermosillo, Sonora.

S. Chen, B. Mulgrew, and P. M.

[4]

Grant, “A clustering technique for digital communications channel equalization using radial basis function networks,” IEEE Trans. Neural Networks, vol. 4, pp. 570578, July 1993. Pérez, E. M., Mandado, E., & Mandado, Y. (2007).

[5]

Sistemas electrónicos digitales. Marcombo.E. H. Miller, “A note on reflector arrays (Periodical styleAccepted for publication),” IEEE Trans. Antennas Propagat., to be published. Lozoya-Ponce, R. E., Campos-Cantón, I., & Lozoya- Ponce, R. O. (2013). Estructura reconfigurable:

[6]

comparador/multiplexor/demultiplexor. Revista mexicana de física, 59(2), 107-116. Lopez Yañez, I., Figueroa Nazuno, J., & Yañez Marquez, C. (2006). Using binary decision diagrams to efficient represent Alpha-Beta associative memories. Instituto Politécnico Nacional. Centro de Investigación en Computación.W. D. Doyle, “Magnetization reversal in films with biaxial anisotropy,” in 1987 Proc. INTERMAG Conf., pp. 2.2-12.2-6.