Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Cuando las salidas CMOS manejan slo entradas CMOS, los niveles de
voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a
VDD para el estado alto. Esto es el resultado directo de la alta resistencia
de entrada de los dispositivos CMOS, que extrae muy poca corriente de la
salida a la que est conectada. Los requerimientos de voltaje en la entrada
para dos estados lgicos se expresa como un porcentaje del voltaje de
alimentacin, tal y como se expresa.
d) Margen de ruido
e) Disipacin de potencia
f) Retardo de propagacin
g) Producto Velocidad-potencia
Fan in
Fan out