Está en la página 1de 9

Familias de circuitos integrados lgicos digitales

Los circuitos integrados son la base fundamental del desarrollo de la electrnica en la actualidad, debido a la
tendencia a facilitar y economizar las tareas del hombre.
Por esto es fundamental el manejo del concepto de circuito integrado, no slo por aquellos que estn
en contacto habitual con este, sino tambin por las personas en general, debido a que este concepto debe de
quedar inmerso dentro de los conocimientos mnimos de una persona.
Un circuito integrado es una pieza o cpsula que generalmente es de silicio o de algn otro material semiconductor,
que utilizando las propiedades de los semiconductores, es capaz de hacer las funciones realizadas por la unin en
un circuito, de varios elementos electrnicos, como: resistencias, condensadores, transistores, etc.

Clasificacin De Los Circuitos Integrados
Existen dos clasificaciones fundamentales de circuitos integrados(CI): los anlogos y los digitales; los de operacin
fija y los programables; en este caso nos encargaremos de los circuitos integrados digitales de operacin fija. Estos
circuitos integrales funcionan con base en la lgica digital o lgebra de Boole, donde cada operacin de esta lgica,
es representada en electrnica digital por una compuerta.
La complejidad de un CI puede medirse por el nmero de puertas lgicas que contiene. Los mtodos de fabricacin
actuales de fabricacin permiten construir Cis cuya complejidad est en el rango de una a 105 o ms puertas por
pastilla.
Segn esto los Cis se clasifican en los siguientes niveles o escalas de integracin :
SSI ( pequea escala ) : menor de 10 puertas.
MSI ( media escala ) : entre 10 y 100 puertas.
LSI ( alta escala ) : entre 100 y 10.000 puertas.
VLSI ( muy alta escala ) : a partir de 10.000 puertas.
La capacidad de integracin depende fundamentalmente de dos factores :

El REA ocupada por cada puerta, que depende a su vez del tipo y del nmero de transistores utilizados para
realizarla. Cuanto menor sea esta rea mayor ser la capacidad de integracin a gran escala.
El CONSUMO de potencia. En un circuito integrado se realizan muchas puertas en un espacio reducido. El consumo
total del chip es igual al consumo de cada puerta por el nmero de puertas. Si el consumo de cada puerta es
elevado se generar mucho calor en el chip debido al efecto Joule, de forma que si este calor no es disipado
convenientemente se producir un aumento de temperatura que puede provocar un funcionamiento anmalo de los
circuitos.
Familias Logicas
Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas lgicas o circuitos
lgicos ms complejos.

Estos componentes estn estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las
caractersticas ms importantes sean comunes. De forma global los componentes lgicos se engloban dentro de una
de las dos familias siguientes:

TTL: diseada para una alta velocidad.
CMOS: diseada para un bajo consumo.
Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: un bajo
consumo y una alta velocidad.
La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia naci como un intento de
conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea.

Cuadro Comparativo De Las Familias

(*) O lo que permita el tiempo de propagacin admisible

Dentro de la familia TTL encontramos las siguiente sub-familias:

L: Low power = dsipacin de potencia muy baja

LS: Low power Schottky = disipacin y tiempo de propagacin pequeo.

S: Schottky = disipacin normal y tiempo de propagacin pequeo.

AS: Advanced Schottky = disipacin normal y tiempo de propagacin extremadamente pequeo.

Tension De Alimentacion
CMOS: 5 a 15 V (dependiendo de la tensin tendremos un tiempo de propagacin).
TTL : 5 V.

Parmetros de puerta
Las puertas lgicas no son dispositivos ideales, por lo que vamos a tener una serie de limitaciones impuestas por el
propio diseo interno de los dispositivos lgicos. Internamente la familia TTL emplea transistores bipolares (de aqu
su alto consumo), mientras que la familia CMOS emplea transistores MOS (a lo que debe su bajo consumo).



Margen Del Cero
Es el rango de tensiones de entrada en que se considera un cero lgico:
VIL mx: tensin mxima que se admite como cero lgico.
VIL mn: tensin mnima que se admite como cero lgico.

Es el rango de tensiones de entrada en que se considera un uno lgico:
VIH mx: tensin mxima que se admite como uno lgico.
VIH mn: tensin mnima que se admite como uno lgico.

Margen Del Uno

Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada como un uno o
un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de forma incorrecta.

MT = VIH mn - VIL mx

Margen De Transicion

Debido a que dos puertas de la misma familia no suelen tener las mismas caractersticas debemos emplear
los valores extremos que tengamos, utilizando el valor de VIL mx ms bajo y el valor de VIH mn ms alto.

AL mx: VH mx - VL mn
AL mn : VH mn - VL mx

Amplitud Logica

El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione habiendo sido diseado
perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o
capacidades internas) o tambin como consecuencia de ruido exterior (el propio de un ambiente industrial).
Si trabajamos muy cerca de los lmites impuestos por VIH y VIL puede que el ruido impida el correcto funcionamiento
del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido:

VMH (margen de ruido a nivel alto) = VOH mn - VIH mn
VML (margen de ruido a nivel bajo) = VIL mx - VOL mx
VOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de la puerta lgica.
Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas condiciones tendremos
un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V


Ruido

Es el mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes garantizados por el fabricante.
Nos asegura que en la entrada de las puertas excitadas:
VOH es mayor que VOH mn
VOL es menor que VOL mn
Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT ms bajo para
nuestros diseos.
Si adems nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo como:
FAN OUT = IOL mx / IIL mx
Donde IOL e IIL son las corrientes de salida y entrada mnimas de puerta.


Fan Out

Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir.

Potencia Disipada

Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de entrada pasa por un
determinado valor hasta que la salida reacciona a dicho valor.
vamos a tener dos tiempos de propagacin:
Tphl = tiempo de paso de nivel alto a bajo.
Tplh = tiempo de paso de nivel bajo a alto.
Como norma se suele emplear el tiempo medio de propagacin, que se calcula como:
Tpd = (Tphl + Tplh)/2

Tiempos de Propagacion

Frecuencia Maxima de Funcionamiento

Se define como:
Fmx = 1 / (4 * Tpd)
Familias Lgicas Del Ti


La familia del megabus-interfaz de ABT es manufacturada con un proceso de 0,8 micrones BiCMOS y proporciona al
alto mecanismo impulsor hasta 64 mA y retardos de la propagacin debajo del rango de 5 ns, mientras que mantiene
el consumo de energa muy bajo. Los productos de ABT se satisfacen bien para las aplicaciones de la vivir-insercin
con un I de la especificacin de 0,1 mA. Para reducir efectos de la transmisin-lnea, la familia de ABT tiene
opciones serie-series-damping del resistor. Adems, hay las piezas especiales de ABT que proporcionan al
mecanismo impulsor extremadamente de gran intensidad (180 mA) para transmitir abajo a las lneas de la
transmisin de 25 ohmios. Las funciones avanzadas del megabus, tales como transmisores-receptores universales
del megabus (UBT) emulan una variedad amplia de funciones del megabus-interfaz. Las opciones de la
multiplexacin para la interpolacin y el megabus de la memoria upsizing o downsizing tambin se proporcionan.
Adems, los dispositivos de Widebus tienen megabus-sostienen el trazado de circuito en las entradas
de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin.
ABTE/ETL
Advanced BiCMOS Technology / Enhanced Transceiver Logic (La Tecnologa Avanzada De BiCMOS / Realz
Lgica Del Transmisor-receptor )mecanismo impulsor de alta velocidad, alto, 5 V VCC ABTE tiene mrgenes ms
anchos del ruido y es al revs compatible con lgica existente de la TTL. Los dispositivos de ABTE utilizan la
especificacin de VME64-ETL con tolerancias apretadas el tiempos de la posicin oblicua y de la transicin. ABTE
es manufacturado con un proceso de 0,8 micrones BiCMOS proporcionando al alto mecanismo impulsor hasta 90
mA. Otras caractersticas incluyen un contacto diagonal y los resistores internos del pullup en los contactos
del control para el mximo viven proteccin de la insercin. Megabus-sostenga el trazado de circuito elimina los
resistores externos del pullup en las entradas de informacin y los resistores serie-series-damping en las salidas
para humedecer reflexiones.
AC/ACT
Advanced CMOS Logic (Lgica Avanzada Del Cmos)
velocidad media, mecanismo impulsor medio, 5 V VCC
La familia del ACL de dispositivos se fabrica en 1 m Cmos y tiene ms de 70 funciones incluyendo las puertas, los
flip-flop, los programas pilotos, los contadores, y los transmisores-receptores. La familia del ACL es una familia
confiable, de baja potencia de la lgica con 24 mecanismos impulsores de la salida de mA. Se incluyen en la familia
los productos estndares del extremo-contacto y el centro-contacto VCC y los productos de la configuracin de la
tierra con el salida-borde controlan el trazado de circuito (OEC). El trazado de circuito de OEC, disponible solamente
con los productos del centro-contacto, ayuda a reducir el ruido simultneo de la conmutacin asociado a alta lgica
de la velocidad. Se incluyen en los productos del centro-contacto 16 -, 18 -, y las funciones del megabus-interfaz 20-
bit. Los dispositivos de la CA ofrecen entradas de informacin de MCOcS-compatible y los dispositivos del ACTO
ofrecen entradas de informacin de TTL-compatible.
AHC/AHCT
Advanced High-Speed CMOS Logic (Lgica De alta velocidad Avanzada Del Cmos)
velocidad media, mecanismo impulsor bajo, 5 V VCC

La familia de la lgica de AHC/AHCT proporciona a una migracin natural para los utilizadores de HCMOS que
necesitan ms velocidad para de baja potencia, de poco ruido, y bajo-conducen aplicaciones. La familia de la lgica
de AHC consiste en las puertas bsicas, los circuitos integrados a escala media, y las funciones octales fabricadas
usando el proceso de EPIC1-S que produce alto rendimiento en el bajo costo. Las caractersticas de funcionamiento
de la familia de AHC son:
1.Velocidad: Con retardos tpicos de la propagacin de 5,2 ns (octals), que es cerca de tres veces ms rpidamente
que los dispositivos de HC, los dispositivos de AHC son la solucin rpida y reservada para la operacin de la alto-
velocidad.
2.Ruido bajo:La familia de AHC permite que los diseadores combinen las caractersticas de poco ruido de los
dispositivos de HCMOS con los niveles de funcionamiento de hoy sin los problemas de overshoot/undershoot tpicos
de alto-conduce los dispositivos requeridos generalmente para conseguir velocidades de AHC.
3.Potencia baja:La familia de AHC, usando tecnologa del Cmos, exhibe el consumo de energa bajo
(corriente esttica mxima, mitad de 40 A el de HCMOS).
4.Mecanismo impulsor:Salida-conduzca la corriente es 8 mA en 5 V VCC y 4 mA en 3,3 V VCC.
ALB
Advanced Low-Voltage BiCMOS (Low-Voltage Avanzado BiCMOS)
mecanismo impulsor de alta velocidad, alto, 3,3 V VCC

La familia especial-diseada de la ALB de 3,3 V utiliza las 0,6 tecnologas del m BiCMOS para las funciones del
megabus-interfaz. Adems, la ALB proporciona al mecanismo impulsor de 25 mA en 3,3 V de retardos mximos de
la propagacin de 2,2 ns. Las entradas de informacin tienen afianzar diodos con abrazadera para eliminar llegan
ms all y aterrizaje corto.

ALS
Advanced Low-Power Schottky Logic (Lgica Avanzada De Low-Power Schottky) velocidad baja, alto mecanismo
impulsor, 5 V VCC
La familia de ALS proporciona a un espectro completo concluido de 130 funciones bipolares de la lgica. Esta
familia, combinada con la familia AS, puede ser utilizada para optimizar sistemas con el presupuesto del
funcionamiento. Usando AS en caminos speed-critical y ALS donde est menos crtica la velocidad, los diseadores
pueden optimizar funcionamiento de la velocidad y de la potencia. La familia de ALS incluye las puertas, los flip-flop,
los contadores, los programas pilotos, los transmisores-receptores, los transmisores-receptores registrados, los
cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los multiplexores.
AS
Advanced Schottky Logic (Lgica Avanzada De Schottky) velocidad media, alto mecanismo impulsor, 5 V VCC
Mientras que la familia de la lgica bipolar de alto rendimiento incluye concluido 90 funciones que ofrezcan altas
capacidades de mecanismo impulsor. Esta familia, combinada con la familia de ALS, puede ser utilizada para
optimizar velocidad y potencia del sistema con el presupuesto del funcionamiento. Usando AS en caminos velocidad-
crticos y ALS donde est menos crtica la velocidad, los diseadores pueden optimizar funcionamiento de la
velocidad y de la potencia. AS la familia incluye las puertas, los flip-flop, los contadores, los programas pilotos, los
transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del
reloj, los ficheros del registro, y los multiplexores.
ALVC
Advanced Low-Voltage CMOS Technology (Tecnologa Avanzada De Low-Voltage Cmos )
velocidad, mecanismo impulsor medio, 3,3 V VCC
ALVC es una familia del megabus-interfaz del alto rendimiento 3.3-V. Estos productos especialmente diseados 3-V
se procesan en 0,6 tecnologas del m Cmos, dando los retardos tpicos menos de 3 ns de la propagacin junto con
mecanismo impulsor actual de 24 mA y del consumo de energa esttico de 40 A para las funciones del megabus-
interfaz. Los dispositivos de ALVC tienen megabus-sostienen las clulas en entradas de informacin para eliminar la
necesidad de los resistores externos del pullup para flotar entradas de informacin. La familia tambin incluye las
funciones innovadoras para la interpolacin de la memoria, multiplexando, e interconectando a DRAMs sncrono.
ALVT
Advanced Low-Voltage BiCMOS Technology (Tecnologa Avanzada De Low-Voltage BiCMOS ) mecanismo impulsor
de alta velocidad, alto, 3,3 V VCC
ALVT es una familia del megabus-interfaz del alto rendimiento 3.3-V. stos disearon especialmente 5-V tolerante,
productos 3.3-V utilizan las 0,6 m tecnologas del BiCMOS para las funciones del megabus-interfaz. ALVT
proporciona al funcionamiento superior, entregando 2,4 retardos de la propagacin del ns, el mecanismo impulsor
actual de 64 mA, y el consumo de energa esttico de 90 A. Los dispositivos de ALVT tienen megabus-sostienen
las clulas en entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar
entradas de informacin. La familia de ALVT tambin proporciona a caractersticas innovadoras, tales como
resistores serie-series-damping para reducir efectos de la transmisin-lnea, y a 3-state de ciclo inicial para eliminar
el cargamento megabus-actual. Los productos de ALVT tambin se satisfacen bien para las aplicaciones de la vivir-
insercin con un I apagado de 0,1 mA. Mirando al futuro, especifican a la familia de ALVT ya para la operacin 2.5-V.


BCT
BiCMOS Bus-Interface Technology (Tecnologa De BiCMOS Bus-Interface) mecanismo impulsor de alta velocidad,
alto, 5 V VCC
BCT es una familia de 8 -, 9 -, y los programas pilotos 10-bit, los cierres, los transmisores-receptores, y los
transmisores-receptores registrados. Diseado especficamente para las aplicaciones del megabus-interfaz, BCT
ofrece la entrada-salida de la TTL con el alto mecanismo impulsor de las velocidades, de la salida 64-mA, y potencia
muy baja en el modo lisiado. Una familia de rpido, alto-conduce funciones del megabus-interfaz que proporcione a
incidente-agite la conmutacin requerida por aplicaciones grandes de la placa madre se ha incorporado en el
ofrecimiento de BCT. Diseado especficamente asegurarse incidente-agite cambiar abajo a 25 ohmios, los
dispositivos en la familia del programa piloto de la bajo-impedancia de BiCMOS pueden maximizar la velocidad y la
confiabilidad de sistemas pesadamente cargados. Cada dispositivo en esta serie entrega 188 mA de la corriente de
mecanismo impulsor de I OL. Tambin en nuestra familia de BCT incluyen a una serie de programas pilotos de la
memoria. Estos dispositivos incorporan un resistor serie-series-damping para reducir llegan ms all y el aterrizaje
corto que puede ocurrir en aplicaciones memoria-memory-driving.
64BCT
64-Series BiCMOS Technology (tecnologa de 64-Series BiCMOS) mecanismo impulsor de alta velocidad, alto, 5 V
VCC
La familia 64BCT ofrece todas las caractersticas encontradas en familia estndar de Ts BCT. Adems, especifican
de -40C a 85C e incorpora a la familia el trazado de circuito para proteger el dispositivo en aplicaciones de la live-
insertion.
BTA
Bus-Termination Arrays (Matrices De Bus-Termination)
La familia de BTA del TI ofrece un space-saving, eficiente, y la solucin eficaz a los requisitos del bus-termination.
En sistemas digitales de la alta velocidad con las lneas largas de la transmisin, las ondas de reflejo en la lnea
pueden causar los aterrizajes cortos del voltaje y llegan ms all que conducen al mal funcionamiento de la entrada
manejada. Un BTA es una serie de diodos que las alertas un signo en un Bus o cualquier otro rastro sealado que
usa lgica de alta frecuencia elimina, rebasa problemas del undershoot.
CBT
Crossbar Technology
Interfaces de bus de velocidad altas
En el mercado de la informtica de hoy, el poder y velocidad son dos de las preocupaciones principales. CBT puede
dirigirse los dos de estos problemas en aplicaciones de la bus-interface. CBT permite a un dispositivo de la bus-
interface funcione como un mismo interruptor del bus rpido y aisla buses eficazmente cuando el interruptor est
cerrado y ofreciendo retraso de la propagacin muy pequeo cuando el interruptor est abierto. Estos dispositivos
pueden funcionar como bus de gran velocidad une entre los componentes del computadora-sistema como la unidad
del proceso central (CPU) y memoria. Tambin pueden usarse dispositivos de CBT como 5-V a 3.3-V traductores y
pueden permitirse diseadores para mezclar 5-V o 3.3-V componentes en el mismo sistema.

CDC
Clock-Distribution Circuits (Circuitos reloj-distribucin)
Los CDCs de TI proporcionan principio de circuitera de reloj-generacin exacto a cada sistema digital y producen
cronometrando signos que se usan para sincronizar actividad del sistema. Encontrarse el reloj-signo severo que
cronometra requisitos de los sistemas de hoy, TI ofrece a una serie de retraso de la propagacin bajo y sesga, alto-
entusiasta-fuera chferes del reloj manejar sistemas del clocking alto rendimiento eficazmente disearon. Las
funciones del reloj-driver especiales estn disponibles en el ACL, ABT, y COMO tecnologas, as como 3 V y 5 V.
Los drivers del reloj entran buffered (4341 funcin), flip-flop (4304 funcin), y phase-locked con llave loop-based (PLL
4586 funcin) los elementos.
74F
Fast Logic (Lgica rpida) velocidad elemento, paseo alto, 5 V VCC,
74F lgica es una familia del general-propsito de lgica bipolar avanzada de gran velocidad. TI proporciona ms de
60 funciones incluso las verjas, buffer/drivers, transrecibidores del autobs, flip-flop, latches, contadores,
multiplexores, y demultiplexers en la 74F familia de la lgica.
FB+/BTL
Backplane Transceiver Logic
velocidad alta, paseo alto, 5 V VCC,
Los FB serie dispositivos se usan para las aplicaciones del autobs de gran velocidad y son totalmente compatible
con el IEEE 1194.1-1991 (BTL) y IEEE 896-1991 (Futurebus+) las normas. Estos transrecibidores estn disponibles
en 7 -, 8 -, 9 -, y 18-bit versiones con TTL y traduccin de BTL en baje que 5-ns actuacin. Otros rasgos incluyen
paseo a a 100 MA y alfileres del prejuicio para las aplicaciones de la vivir-insercin.
FIFO
First-In, First-Out Memories
TI ha extendido su producto de FIFO que ofrece de CMOS Avanzado (ACTO) y BiCMOS Avanzado (ABT) FIFOs. La
FIFO producto familia incluye clocked que FIFOs unidireccional y bidireccional ofreci en 64 a 8K profundidades de
memoria y 1-bit a 36-bit anchuras. Strobed que se ofrecen FIFOs unidireccionales y bidireccionales en 16 a 4K
profundidades de memoria y 4-bit a 18-bit anchuras. Los FIFOs aplicacin-especficos de TI se disean
especialmente para el uso en telecomunicaciones, DSP, sistemas del internetworking, y alto-bandwidth computando.
Estos dispositivos incluyen rasgos como paridad genere y verifique, retransmit, autobs emparejando, el byte
cambalacheando, modo de desviacin, y microprocesador-como la interface del mando. FIFOs aplicacin-especfico,
adems del Widebus de TI los productos de FIFO, oferta superficie-montaa espacio-salvadora que empaqueta y
clases de la mltiple-velocidad para la facilidad de plan.
GTL
Gunning-Transceiver-Logic Technology
La tecnologa de GTL es un nuevo reduced-voltage que cambia norma que proporciona de gran
velocidad, comunicaciones del punto-a-punto con dispersin de poder baja. TI les ofrece a GTL / TTL traductores
unir con los subsistemas TTL-basado. Esto les permite a diseadores usar las normas GTL-switching para los
subsistemas velocidad-sensibles y usar a los traductores para unir con el resto del sistema. Los dispositivos de GTL
tienen circuitera innovadora, como sostenimiento del bus en las entradas eliminar la necesidad por las resistencias
externas para entradas flotantes que reducen poder costo, y tiempo del board-layout. Mando de edge-rate de
rendimiento (OEC) se ofrece en los rendimientos para reducir interferencia electromagntica (EMI) causado por las
frecuencias altas de GTL.

HC/ HCT
High-Speed CMOS Logic (Lgica de CMOS de gran velocidad) velocidad baja, paseo bajo, 5 V VCC,
Para los requisitos de lgica de bajo-poder, TI ofrece a una familia llena de lgica de HC/HCT. Ms de 100 tipos del
dispositivo estn disponibles, incluso las verjas, pestillos, flip-flops, buffer/drivers, contadores, multiplexores,
transrecibidores, y los transrecibidores registrado. El HC familiar ofrece entradas CMOS-compatibles y los HCT
familiar ofrece entradas TTL-compatibles.
IEEE 1149.1 (JTAG)
Boundary-Scan Logic Devices
El IEEE 1149.1 (JTAG) boundary-scan la familia de la lgica de octal, Widebus, y examinar-apoyo funciones
corporaciones circuitera que permiten estos dispositivos y los sistemas electrnicos en los que ellos se usan para
ser probados sin confianza en tcnicas sondeando tradicionales. Los dispositivos de lgica de Bus-interface estn
disponibles en BCT, ABT, y tecnologas de LVT, en 8 -, 18 -, y 20-bit opciones de los pulidores normales, pestillos, y
transrecibidores. Las funciones de examinar-apoyo incluyen dispositivos por controlar el autobs de la prueba,
realizando a-velocidad la comprobacin funcional, y dividir el examine camino en los segmentos ms pequeos, ms
manejables. Ms de 40 dispositivos, compuestos de una seleccin ancha de BCT y octals de ABT, ABT y LVT
Widebus, y cada uno de las funciones de examinar-apoyo, est disponible. El autobs-sostenimiento de LVTH y los
rasgos de la resistencia serie-humedeciendo tambin estn disponibles.
LS
Low-Power Schottky Logic velocidad baja, paseo bajo, 5 V VCC,
LV
Low-Voltage CMOS Technology velocidad baja, paseo bajo, 3.3 V VCC,
Los LV de TI que se disean CMOS tecnologa productos especialmente a las partes para 3 V impulsan uso del
suministro. La familia de LV entera tambin ha sido recaracterizada para operar a 5 V.. La familia de LV es 2 m en
un proceso CMOS que proporciona a 8 MA de paseo y propagacin tarda de 18 mximo del ns, mientras teniendo
un consumo de poder esttico de slo 20 A para los dos la bus-interface y funciones de la verja.
LVC
Low-Voltage CMOS Technology velocidad elemento, los meduim manejan, 3.3 V VCC
Los LVC lgica productos de TI se disean especialmente para 3 V impulse suministros. La familia de LVC es una
versin alto rendimiento con 0.8 m CMOS procese tecnologa, 24 MA el paseo actual, y 6.5 propagacin de mximo
de ns tarda para los funcionamientos del driver. Todos los dispositivos de LVC estn disponibles con 5 V las
entradas tolerantes y rendimientos.
LVT
Low-Voltage BiCMOS Technology
velocidad alta, paseo alto, 3.3 V VCC,
Los especialmente disearon 3 V LVT los usos familiares la 0.8 m BiCMOS-proceso tecnologa para las funciones
de la bus-interface. Como sus 5 V el colega de ABT, LVT puede proporcionar a a 64 MA de paseo, 4-ns propagacin
tarda, y adems, consume menos de 100 A de poder de reserva. Las entradas tienen el rasgo del bus-hold para
eliminar las resistencias del pullup externas y I/Os que pueden manejar a a 7 V que les permiten actuar como 5-V/3-
V traductores.


LVTZ
Low-Voltage BiCMOS Technology
velocidad alta, paseo alto, 3.3 V VCC,
El LVTZ familiar ofrece todos los rasgos encontrados en la familia de LVT normal de TI. Adems, LVTZ incorpora
circuitera para proteger los dispositivos en aplicaciones de la live-insertion. El dispositivo sube al estado de
powered-up durante poder y impulsa abajo que se llama impulsar-a 3 estado (PU3S).
S
Schottky Logic (Lgica de Schottky) velocidad baja, paseo bajo, 5 V VCC,

SSTL
Series-Stub Terminated Logic
Lgica De Resistor-Transistor (RTL)
El circuito mostrado aqu es una puerta de NOR/OR. Es decir, la puerta bsica es la compuerta NOR.
La disipacin de potencia de la compuerta RTL es alrededor de 12 mW y el retardo de propagacin promedia 25ns.
Lgica Diodo-Transistor (DTL)
El problema bsico con compuertas DL es que ellos deterioran el signo lgico rpidamente. Sin embargo, ellos
trabajan para una fase en un momento, si el signo se re-amplifica entre las compuertas. Lgica del diodo-transistor
(DTL) logra esa meta.
VENTAJA de este circuito encima de su RTL equivalente es que la lgica de OR habida realizada por los diodos, no
son resistencias. No hay ninguna interaccin por consiguiente entre las entradas diferentes, y cualquier nmero de
diodos puede usarse. Una desventaja de este circuito es la resistencia de la entrada al transistor. Su presencia
tiende a reducir la velocidad el circuito y limita la velocidad en la que el transistor est cambiar estados as.
El circuito bsico de la familia lgica digital DTL es la compuerta AND.
Compuerta DTL bsica NAND
La disipacin de potencia de una compuerta DTL es aproximadamente 12 mW y el retardo de propagacin promedia
30 ns. El margen de ruido es de alrededor de 1 V y es posible un abanico de salida tan alto como 8. El abanico de
salida de la compuerta DTL esta limitado con la corriente mxima que puede fluir en el colector del transistor
saturado.

También podría gustarte