Documentos de Académico
Documentos de Profesional
Documentos de Cultura
F1= m(0,1,2,3,8,10,12,14 )
F2 = M (0,3,4,7,8,11,12,15)
F3 = M (1,2,3,5,6,7,9,13,14,15)
F 4= m(1,2,4,7,8,11,13,14 )
14 10-14(4)
12-14(2)
0 1 2 8 3 10 12 14
0-1-2-3(1,2)* x x x x
0-2-8-10(2,8) x x x x
8-10-12-14(2,4)* x x x x
00 00 01 01 10 10 11 11
--0 01
x 10 01
x 10 01
x 10 01
x 10
--1 x x x x
1 2 3 5 6 9 7 13 14 15
1-3-5-7 (2,4) x x x X
2-3-6-7 (1,4)* x x x X
1-5-9-13 (4,8)* x x x X
5-7-13-15 (2,8) x x x X
6-14-7-15 x x x x
(1,8)*
AB
CD 00 01 11 10
00 1 1
01 1 1
11 1 1
10 1 1
S1 S0 FUNCION DE SALIDA
0 0 Complemento a 2 de nmero de 4 bits
0 1 Detector de paridad impar de nmero de 4 bits
1 0 Conversor de cdigo GRAY a BINARIO de 4 bits
1 1 Conversor de cdigo BINARIO a GRAY de 4 bits
Para cada salida de las 13 se le conecta una compuerta Tri-State, la cual dejar pasar la seal
de salida, cuando se le accione mediante otra seal de nivel alto.
Con A1 como seal de entrada, dejar pasar la seal A1 a Y1 cuando la entrada C1 sea de
nivel alto.
3. Un cdigo BCD se transmite a un receptor lejano. Los bits sonA3, A2, A1, A0 con A3
como el MSB. El circuito receptor contiene un detector de error BCD que examina el
cdigo recibido y prueba si es BCD legal (es decir 1001). Disee e implemente el
circuito en el laboratorio, utilizando compuertas NOR, de modo que se produzca un
nivel alto en cualquier condicin de error.
A1 A2 A3 A4 F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1
F=A 3 A 2+ A 3 A 1