Tema09 Memorias PDF

TEMA 9.
MEMORIAS
SEMICONDUCTORAS
http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg
IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/
Ral Rengel Estvez: raulr@usal.es

Mara Jess Martn Martnez : mjmm@usal.es
TEMA 9. MEMORIAS SEMICONDUCTORAS
- Introduccin: conceptos bsicos

- Memorias de acceso aleatorio
Diagrama lgico
Operaciones bsicas
Estructuras y organizacin
Expansin de memorias
- Memorias de acceso secuencial
Organizacin
Tipos


INTRODUCCIN
Memoria: elemento fundamental de todo sistema microordenador
Almacenamiento
datos
instrucciones de programa
variables de trabajo o datos de inters para el proceso
Unidad de memoria: dispositivo electrnico capaz de almacenar
informacin, de modo que el elemento que se sirva de ella pueda
acceder a la informacin solicitada en cualquier momento
http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg


INTRODUCCIN: CONCEPTOS BSICOS
Punto de memoria
64 x 1
4 bits
1 bit
16 posiciones
Organizacin: N = m x n1
Palabra : m
Longitud de la palabra: n1
8 posiciones
Capacidad de la memoria : N
8 bits
16 x 4
Seleccin o direccionamiento:
m= 2n2
Tiempo de acceso
Tasa de lectura y escritura
Caudal
64 posiciones
8x8
:
:
Punto de memoria
Matriz de almacenamiento de 64 celdas (64 bits),
organizada de tres formas diferentes: Matriz 8 X 8 (a),
matriz 16 X 4 (b) o Matriz de 64 X 1 (c).

INTRODUCCIN: CLASIFICACIN DE MEMORIAS
JERARQUA DE MEMORIAS EN UN SISTEMA MICROORDENADOR
VELOCIDAD
Mxima
Registros de operacin
CAPACIDAD
Baja
Memoria principal (RAM y ROM)
Alta
Media-Baja
Memoria secundaria o auxiliar
Baja
Muy Alta


DESDE EL PUNTO DE VISTA DE SU FABRICACIN

Dependiendo de la realizacin fsica de la celda de memoria:
Memorias estticas
Acceso por impulsos elctricos: biestables (RAM estticas)
Acceso por haces luminosos
Memorias dinmicas
Informacin en movimiento: memorias CCD
Soporte en movimiento: Cintas magnticas y discos

SEGN SEA EL TIPO DE ACCESO A LA MEMORIA
Memorias de acceso aleatorio, directo o selectivo

El tiempo de acceso no depende de la localizacin de la celda de
memoria.
Memorias de acceso secuencial o serie
Se llega a la localizacin deseada a travs de una secuencia que
depende de la posicin de la misma.


Diagrama lgico
Operaciones bsicas
Organizacin
Tipos


MEMORIAS DE ACCESO ALEATORIO: Random-Access-Memory
Tiempo de acceso independiente de la posicin
Direccin
n2
Control de
Lectura/escritura
Memoria de
acceso aleatorio
(RAM)
Entrada de
informacin
n1
n1
Salida de
informacin
1
Orden de ciclo
1
Inhibicin de
Lectura/escritura
D. Pardo, et al. 2006
Diagrama lgico de memoria RAM
Bus de datos, bus de direcciones y bus de control

Ejemplos bus de direcciones.

MEMORIAS DE ACCESO ALEATORIO
Ejemplo de operacin de lectura:
1. Cdigo binario del registro de direcciones al bus de direcciones
- Decodificacin de ese cdigo
2. Orden de lectura
3. Copia del bit (no destructiva) se carga al registro de datos
Floyd, T. 2000

10

Organizacin de la memoria: 2D o lineal
Conjunto de clulas
Posicin 1
Bit
1
-Un nico decodificador
Bit
2
Bit
n1
n2
n1
Posicin i
Decodificador
- Terminales de salida del

decodificador = m
Variables
de direccin
Bit
1
Bit
2
Bit
n1
n1
Posicin 2
Bit
1
Bit
2
Bit
n1
n1
Terminales de entrada o
salida de informacin
Control de
lectura/escritura

11

Organizacin de la memoria:
3D o por coincidencia
Bit
1
Bit
Bit
1
Bit
Bit
1
Bit
Bit
1
Bit
n1
n1
x1
Decodificador
- 2 Decodificadores
Conjunto de clulas
Posicin 1
n2/2
xi
n1
n1
n2
/2
Variables
de direccin
n2/2
Decodificador
y1
n
Posicin 2
Bit
1
Bit
n1
Bit
1
Bit
n1
n2
/2
n1
S. Dormido, et al. 2000
Terminales de entrada o
salida de informacin
Control de
lectura/escritura

12

Floyd, T. 2000
Ejemplo organizacin 3D
Diagrama lgico y Configuracin de la

matriz de memoria SRAM de 32 K x 8.
NOTA: El bus de datos tiene buffers

triestado (permiten que las lneas de
datos acten como entrada y como
salida)
NOTA: tenemos tres lneas de control

activas por bajo: CS (chip select), WE
(write enable), OE (output enable)

13

Ejemplo organizacin 3D
215 (32K) lneas de direccin:
8 lneas van al decodificador de filas: 256 filas
7 lneas van al decodificador de columnas: 128.
Floyd, T. 2000
Diagrama de bloques 3D de la memoria SRAM de 32 K x 8.

NOTA: los decodificadores van dentro de la pastilla de memoria
14

EJEMPLOS PRCTICOS
64Kb 8Kx8 Static RAM
CY7C185-20PXC
http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

15

EJEMPLOS PRCTICOS
CY7C185-20PXC

16

EJEMPLOS PRCTICOS
CY7C185-20PXC

17

Memorias activas: atendiendo a la forma de realizar la lectura y la
escritura:
Escritura y lectura no simultneas
Direccin
n2
Control de
Lectura/escritura
Memoria de
acceso aleatorio
(RAM)
Entrada de
informacin
n1
n1
Salida de
informacin
1
Orden de ciclo
1
Inhibicin de
Lectura/escritura

18

Memorias activas:
Escritura y lectura simultneas: necesita dos buses de direcciones
Direccin de escritura
n2
n1
Control de escritura
1
Direccin de lectura
n2
Memoria de
acceso aleatorio
(RAM)
Entrada de
informacin
n1
Salida de
informacin
Control de lectura
1
La gran complejidad de la realizacin fsica hace que slo existan en circuitos

de pequea capacidad: almacenamiento de resultados en ALUs
19

Memorias activas:
Escritura y lectura de acceso mltiple
Control de
escritura A
Salida A
Direccin A
n2
n2
Memoria de
acceso aleatorio
(RAM)
Salida B
n1
n1
Direccin B
Control de
lectura A
n1
Entrada A
1
Control de
lectura B
Dos buses de datos (A y B) y dos buses de direcciones (A y B), de los

cuales el B slo se puede utilizar para lectura.
20

MEMORIAS DE ACCESO ALEATORIO: CLASIFICACIN
PERSISTENCIA DE LA INFORMACIN
El parmetro permanencia o persistencia de la informacin, que se
mide de forma cualitativa por la diferencia entre el tiempo de lectura y
escritura, permite clasificar las memorias de acceso aleatorio en:
Memorias activas (RAM): tiempos R/W del mismo orden de
magnitud.
Voltiles: la informacin desaparece con la tensin de
alimentacin
Dependiendo del tipo de celda, se dividen en
RAM ESTATICA: SRAM
RAM DINAMICA: DRAM
Memorias pasivas (ROM): tiempos W mucho mayores
No voltiles
21

EJEMPLOS DE PUNTOS DE MEMORIA
RAM ESTATICA SRAM (Static Random Access Memory)
Se compone de celdas formadas por flip-flops (biestables) construidos
generalmente con transistores MOSFET.
VDD
T3
T4
T6
T5
Q
I
T1
T2
Clula de memoria RAM esttica
a)
Lnea de seleccin
Mantiene los datos siempre y cuando est alimentada.

22

EJEMPLOS DE PUNTOS DE MEMORIA
RAM DINAMICA DRAM (Dinamic Random Access Memory)
Se compone de celdas de memoria construidas con condensadores.
Las celdas de memoria son de fabricacin ms sencillas en comparacin a
las SRAM, lo cual permite construir memorias de gran capacidad.
http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif

23
Memoria
Ventajas
Desventajas
SRAM
La velocidad de acceso es
alta.
Para retener los datos solo
necesita estar polarizada.
Son mas fciles de disear.
Menor capacidad, debido a que

cada celda de almacenamiento
requiere mas transistores.
Mayor costo por bit.
Mayor consumo de Potencia.
DRAM
Mayor densidad y
capacidad.
Menor costo por bit.
Menor consumo de potencia.
La velocidad de acceso es bajar.

Necesita recargar de la
informacin (refrescar) almacenada
para retenerla.
Diseo complejo.
Debido al alto coste de fabricacin de la SRAM y a su alta velocidad, su uso ms

comn est en la memoria cach de los ordenadores.

24

Memorias pasivas (no voltiles):
Memorias totalmente pasivas (Read Only Memory, ROM)
-La escritura se realiza en el proceso de fabricacin
Memorias pasivas programables (PROM):

Solo lectura (Programmable Read Only Memory, PROM)
-nico proceso de programacin : hilos fusibles
Memorias pasivas programables (Erasable Programmable Read

Only Memory, UV-EPROM)
- Disposicin circuital especial y escritura con tensiones elevadas
Memorias programables de slo lectura borrables elctricamente

(Electrically Erasable Programmable Read Only Memory, EEPROM)
Memorias FLASH

25

Memorias programables de slo lectura borrables elctricamente
(Electrically Erasable Programmable Read Only Memory, EEPROM)
http://en.wikipedia.org/wiki/File:Eprom.jpg
(* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). *

Licence : {{GFDL}} * Source : Author personnal collection. )

26
ANEXO: CLULAS DE MEMORIA

TIPOS DE CLULAS DE MEMORIA: ROM
Floyd, T. 2000
Floyd, T. 2000
Celda de una ROM
Matriz ROM de 16 x 8 bits

27

Una memoria FLASH
http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg

28

Diagrama lgico
Operaciones bsicas
Organizacin
Tipos

29

MEMORIAS DE ACCESO ALEATORIO: expansin de memorias
BLOQUES FUNCIONALES
Integracin de memorias en bloques de una cierta capacidad
Combinacin de bloques para lograr el nmero de posiciones y bits
de posicin deseado
CMO COMBINAR LOS

BLOQUES?
http://en.wikipedia.org/wiki/File:Pair32mbEDO-DRAMdimms.jpg

30

AUMENTAR EL NMERO DE BITS POR POSICIN
RAM
n
2 2 x n1
n1
n1
RAM
n
2 2 x n1
n1
Entrada de
informacin
Variables de
direccin
n1
n2
Salida de
informacin
Control de
lectura/escritura
Inhibicin de
lectura/escritura
n1
RAM
n
2 2 x n1
n1

31

AUMENTAR EL NMERO DE BITS POR POSICIN: Ejemplo
Floyd, T. 2000
Utilizacin de dos memorias SRAM de 1 M X 4, para crear una

SRAM de la misma capacidad y doble nmero de bits: 1 M X 8
32

AUMENTAR EL
NMERO DE
POSICIONES
Floyd, T. 2000
Utilizacin de dos memorias RAM de 524k X 4, para crear

una RAM de 1 M X 4
33

Bloque 1
RAM
n
2 2 x n1
Bloque 2
RAM
Variables de
direccin
AUMENTAR EL
NMERO DE
POSICIONES
Entrada de
informacin
2 2 x n1
(bits menos
significativos)
n1
n2
Control de
lectura/escritura
n1
Bloque2
Inhibicin de
lectura/escritura
n'
Salida de
informacin
RAM
n
2 2 x n1
Entrada de
inhibicin
Decodificador
n'2 entre 2
n'
Variables de direccin
(bits ms significativos)

34

AUMENTAR EL NMERO DE POSICIONES Y EL NMERO DE BITS: 1K x 8
Variables de
direccin
(A0 a A7)
8
R/W
RAM
1K
256 x 4
RAM
1K
256 x 4
RAM
1K
256 x 4
RAM
1K
256 x 4
4
4
RAM
1K
256 x 4
Entrada de
inhibicin
RAM
1K
256 x 4
RAM
1K
256 x 4
RAM
1K
256 x 4
Bus de entradasalida de
informacin
Decodificador
2 entre 4
A8
A9
Variables de direccin

35

MEMORIAS DE ACCESO ALEATORIO: expansin de memorias
MODULOS SIMM y DIMM
Tarjetas de circuito impreso donde se montan las
memorias con las conexiones a un terminal de borde
Van insertadas en zcalos
Mdulos SIMM: Single In-line Memory Module
30 contactos (256kb, 1Mb,.., 16Mb) y n1= 8 bits
72 contactos (1 Mb, 2Mb, ., 32 Mb, 64 Mb) y
n2= 32 bits
Mdulos DIMM: Dual In-line Memory Module:
64 bits y mayor capacidad
Contactos elctricos separados en cada lado del
mdulo
http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg
36

Diagrama lgico
Operaciones bsicas
Organizacin
Tipos

37

MEMORIAS DE ACCESO SECUENCIAL
Tiempo que tarda en leerse o grabarse
una posicin depende de su situacin fsica
en el interior de la memoria
http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg
PERO TAMBIN
MEMORIAS DE
SEMICONDUCTOR!
Entradas de
informacin
http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg
MEMORIA
SERIE
rdenes de
desplazamiento
Salidas de
informacin

38

MEMORIAS DE ACCESO SECUENCIAL: ORGANIZACIN de la informacin
Bit a bit:
Se colocan en serie las posiciones y los bits de cada posicin
nico terminal de entrada y otro de salida
Terminal de control: desplazamiento
1
Entrada de
informacin
MEMORIA
SERIE
1
Salida de
informacin
rdenes de
desplazamiento
Posicin 2
Posicin 1
Entrada
Bit
1
Bit Bit
n1 1
Posicin 2
Bit
n1
Bit
1
Bit
n1
Salida

39

Posicin a posicin: Se colocan en serie las posiciones y los bits de

cada posicin se colocan en paralelo.
n1
n1 memorias serie de un nico

terminal de entrada y otro de salida
colocadas en paralelo.
Entradas de
informacin
MEMORIA
SERIE
n1
Salidas de
informacin
rdenes de
desplazamiento
Clasificacin segn las ordenes de W/R sobre el desplazamiento:

Registros de desplazamiento
Memorias FIFO
Memorias LIFO
40

Registros de desplazamiento: una orden R/W desplaza la informacin
una posicin en la memoria
Estticos:
- Pueden anularse los pulsos de desplazamiento
- Constituidos por biestables sncronos y conectados en serie.
Dinmicos:
- Los impulsos no pueden
anularse pues desaparece la

informacin recirculacin en el
interior del registro
- Se necesita contador para
leer/escribir en una posicin de
memoria
n1
REGISTRO DE
DESPLAZAMIENTO
DINMICO
Generador de
impulsos
- Clulas bsicas sencillas
n1
Contador
n2
Direccin de
memoria

41

Pos.
Memorias FIFO (First-In-FirstOut)
Entrada de 2
informacin
n
2
Pos. Pos. Pos.

2 1 Salida de
3
informacin
Memoria vaca
I1
I1
Ejemplo de operaciones de
lectura y escritura
1 operacin de escritura
I2
I2
I1
I3
I3
I2
I1
I3
I1
I2
1 operacin de lectura

42

Memorias FIFO (First-In-First-Out)
Floyd, T. 2000

43

Diferencias entre registro de desplazamiento y memoria FIFO
Floyd, T. 2000

44

Pos. Pos. Pos.

1 2
3
Pos.
Entrada
Memorias LIFO
(Last-In-First-Out)
22
Salida
Memoria vaca
Entrada
I1
I1
Salida
Entrada
I2
I2
Seccin de la RAM se usa como

pila (Stak) en la que no se
desplazan los registros sino que se
mueve el tope de pila: StackPointer
I1
Salida
Entrada
I3
I3
I2
I1
Salida
Entrada
I2
Salida
I1
I3
1 operacin de lectura

45
EN RESUMEN, EN UN PC TENEMOS
CPU: Registros y cach (SRAM)

ROM
PRINCIPAL: RAM (DDR2 SDRAM)
SECUNDARIA: Disco Duro

46

EJEMPLOS PRCTICOS
DRAM
16 Meg x 4 bit
http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf

47

EJEMPLOS PRCTICOS
DRAM
16 Meg x 4 bit

48

EJEMPLOS
PRCTICOS
UV EPROM 8 Kb x 8 bit

49

EJEMPLOS
PRCTICOS
UV EPROM 8 Kb x 8 bit

50
TEMA 9. Anexo: MEMORIAS

SEMICONDUCTORAS

51

TIPOS DE CLULAS DE MEMORIA
Clulas de memoria activas
Clula bsica bipolar: se basa en la interconexin de dos inversores
(circuito de Eccles-Jordan). Configuracin 2D
VCC
La lnea de seleccin activa

la salida de informacin, de
modo que el dgito almacenado
puede ser ledo
Q T1
T2
Q
L1
Salida de
informacin
L2
Lnea de
seleccin
E1
E2
Entrada de
informacin
Control de
escritura
En escritura, se activan las

entradas de informacin y con
la lnea de seleccin activa se
almacena el dgito elegido en
el circuito

52

Tambin puede realizarse con una configuracin 21/2D
VCC
A otras
clulas
A otras
clulas
Lnea de
datos
Lnea de
datos
ED
T2
T1
ED
EY'
EY
EX
EX'
Y

53

Clulas MOS estticas
VDD
La lnea de seleccin acta

de manera similar al caso de la
clula bipolar
T4
T3
T6
T5
Q
I
T1
T2
Un 1 en dicha lnea activa

la conduccin en los
transistores laterales y extrae
la informacin hacia las lneas
de datos
a)
Lnea de seleccin

54

Seleccin
de lectura
Clulas MOS dinmicas
Entrada de
informacin
Lnea de seleccin
Salida de
informacin
T5
Seleccin
de escritura
T6
T1
T3
Clula MOS
dinmica
(3 transistores)
Seal de control
C1
C2
A
Requieren menos transistores que las estticas menos

superficie y mayor capacidad
La informacin se almacena en la capacidad puerta-fuente de los
transistores (C1 y C2 capacidades parsitas)
Es necesario refrescarlas (regrabado) peridicamente
amplificador
55

Clulas de memoria pasivas

Slo pueden ser ledas
V+
Las EPROM tienen un

transistor adicional de puerta
aislada, que si est cargado
conduce (almacena un cero) y
si no est en corte y
almacena un 1
V+
V+
Posicin 1
Variables
de
direccin
V+
V+
V+
V+
Posicin 2
x0
Decodificador
Son no voltiles
Pueden ser tambin
realizadas con transistores
MOSFET, eliminando aquellos
en los que se quiera
almacenar un 1 lgico
(espesor de xido mayor)
V+
x1
Bit1
x2n-1
V+
V+
Terminales
de salida
V+
V+
Bit4
Posicin
2n
R1
R1
T
R2
T
R2
R1
R1
R2
R2

56

VDD

TC
TC
TC
TL
TP
TL
TP
TL
TP
TL
TP
TL
TP
TL
TP
TL
TP
TL
TP
TL
TP
X0
Decodificador
Ejemplo EPROM
Salida de
informacin
X1
X2n/2 -1
Y0 Y1
n/2
Variables de
direccin
n/2
Y2n/2 -1
Decodificador

57

Entradas en paralelo asncronas
Memorias de acceso
serie
Registros de
desplazamiento estticos
Desplazamiento hacia
la derecha
J
Entradas
en serie
T
K S
Q'
K S
Q'
K S
Impulsos de
desplazamiento
Q'
Salida
en serie
Q'
Salidas
en serie
T
Q'
Desplazamiento hacia
la izquierda
Salidas en paralelo
Impulsos de
desplazamiento
T
Q'
Q'
Entrada
en serie

58

TIPOS DE CLULAS DE MEMORIA: RAM ESTATICA: SRAM
http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg
Clula tpica de almacenamiento de

una RAM esttica, que muestra
smbolos simplificados de transistor
Floyd, T. 2000
Matriz bsica de la memoria SRAM

59

TIPOS DE CLULAS
DE MEMORIA:
Floyd, T. 2000
RAM DINAMICA: DRAM
Floyd, T. 2000
Floyd, T. 2000
Celda de una RAM

dinmica MOS

60

TIPOS DE CLULAS DE MEMORIA:
Proceso de lectura en una Celda de

una RAM dinmica MOS
http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png
RAM DINAMICA: DRAM
Proceso de escritura en una Celda de

una RAM dinmica MOS
http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png

61

TIPOS DE CLULAS DE MEMORIA: RAM DINAMICA: DRAM
Floyd, T. 2000
Ral DINAMICA
Rengel Estvez:de
raulr@usal.es
Diagrama de bloques de una RAM
1Mx1
62

TIPOS DE CLULAS DE MEMORIA: ROM
Floyd, T. 2000
Floyd, T. 2000
Celda de una ROM
Matriz ROM de 16 x 8 bits

63
Agradecimientos
Daniel Pardo Collantes, rea de Electrnica, Departamento de Fsica Aplicada. Universidad de Salamanca.
Referencias
Pardo Collantes, Daniel; Bailn Vega, Lus A., Fundamentos de Electrnica Digital.Universidad de Salamanca.
Ediciones Universidad de Salamanca. 2006.
http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg
http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg
http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg
Floyd, Thomas. Fundamentos de sistemas digitales, Pearson Alhambra (2000)
http://en.wikipedia.org/wiki/File:Eprom.jpg
http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg
(* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal
collection. )
http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png
http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png
Dormido, Sebastin; Canto, M Antonia; Mira, Jos; Delgado, Ana E., Estructura y tecnologa de computadores,
Ed. Sanz y Torres (2000)
http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg
http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg
http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif

64

Tema09 Memorias PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema09 Memorias PDF

Cargado por

Copyright:

Formatos disponibles

TEMA 9.

IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introduccin: conceptos bsicos

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

TEMA 9. MEMORIAS SEMICONDUCTORAS

JERARQUA DE MEMORIAS EN UN SISTEMA MICROORDENADOR

Memoria principal (RAM y ROM)

Memoria secundaria o auxiliar

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

DESDE EL PUNTO DE VISTA DE SU FABRICACIN

TEMA 9. MEMORIAS SEMICONDUCTORAS

SEGN SEA EL TIPO DE ACCESO A LA MEMORIA

Memorias de acceso aleatorio, directo o selectivo

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introduccin: conceptos bsicos

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

D. Pardo, et al. 2006

Diagrama lgico de memoria RAM

Bus de datos, bus de direcciones y bus de control

TEMA 9. MEMORIAS SEMICONDUCTORAS

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

-Un nico decodificador

- Terminales de salida del

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

D. Pardo, et al. 2006

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

Diagrama lgico y Configuracin de la

NOTA: El bus de datos tiene buffers

NOTA: tenemos tres lneas de control

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

Diagrama de bloques 3D de la memoria SRAM de 32 K x 8.

TEMA 9. MEMORIAS SEMICONDUCTORAS

64Kb 8Kx8 Static RAM

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

D. Pardo, et al. 2006

Ral Rengel Estvez: raulr@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

La gran complejidad de la realizacin fsica hace que slo existan en circuitos

TEMA 9. MEMORIAS SEMICONDUCTORAS

D. Pardo, et al. 2006

Dos buses de datos (A y B) y dos buses de direcciones (A y B), de los

TEMA 9. MEMORIAS SEMICONDUCTORAS

TEMA 9. MEMORIAS SEMICONDUCTORAS

Clula de memoria RAM esttica

Mantiene los datos siempre y cuando est alimentada.

D. Pardo, et al. 2006