Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ISSN 0122-1701
37
DUBERNEY MURILLO Y.
Ingeniero Electricista, M. Sc (c).
Profesor Catedrtico
Ingeniera Elctrica
Universidad Tecnolgica de Pereira
duberneymurillos@gmail.com
ABSTRACT
This document presents the design and construction of a three-phase investor,
who shows the principle of operation of the topology of 3 branches,
characteristics of the protections, and experimental results according to the
technique of used modulation. As it loads implemented a configuration RL that
was put under a level of voltage of 72.1V. In addition a filter in configuration L
was applied pass-under where it was eliminated from the third overtone
1. INTRODUCCIN
El desarrollo de dispositivos electrnicos, as como gran
cantidad de cargas no lineales existentes en instalaciones
industriales y comerciales tales como convertidores de
potencia (controladores de velocidad de motores, fuentes
de alimentacin conmutadas, hornos etc.), han
deteriorado la calidad de la energa en los sistemas de
distribucin y transmisin, causando una operacin no
deseada de los sistemas elctricos [1].
Por tal motivo se ha creado la necesidad de disear y
construir prototipos tales como inversores trifsicos, para
luego ser implementados en actividades como:
compensadores estticos de reactivos, compensacin de
armnicos, correccin del factor de potencia, etc.,
tratando de esta manera reducir la magnitud de dichos
problemas. El avance que han experimentado los
semiconductores, en trminos de frecuencia de
conmutacin, prdidas en conduccin y facilidad de
manejo han contribuido en gran medida a la
popularizacin de este tipo de convertidores y su
evolucin [2].
El objetivo de un inversor trifsico es generar energa
elctrica de corriente alterna a partir de una fuente de
energa de corriente continua, con magnitudes y
frecuencias deseadas. Se constituye principalmente por
Fecha de Recepcin: 8 de Septiembre de 2008
Fecha de Aceptacin: 1 de Diciembre de 2008.
38
Q1
Q3
G2
Q5
G3
E
+
-
G4
G5
Q4
Q6
G6
Q2
Vab
V ab
Vbc
V bc
Vca
a
V ca
G2
G3
G4
G5
G6
V ab
V bc
3.
PROTECCIN PARA
APAGADO DE LOS IGBTs
ENCENDIDO
V ca
39
Q1
Ds
Rs = 56
Rs
Cs
Q4
Ds
Rs
Cs
Cs
2 *140s
2.VCD 2 * 200V
C s 0.7F
C s = 0.1F
I L .t f
VD
250V
=
I M I L 39 A 2 A
Rs 6.76
Resistencia Mxima
Rs <
TON (min)
3.C S
TC
TJ
R JC
PAV E
Ts
R CS
R SA
TA
Donde:
PAVE : Representa la potencia de prdida disipada en
Rs
2 x10 4 s
3 * 0.1F
Rs < 666.6
Por lo tanto RS debe estar entre:
cada semiconductor.
RJC : Representa la resistencia trmica entre la juntura y
la carcasa del semiconductor.
RCS : Resistencia trmica
entre
la
carcasa
del
____________________________
1. Las notas de pie de pgina debern estar en la pgina donde se citan. Letra Times New Roman de 8 puntos
40
Valores
78W
PAVE
RJC
1.
0.64 C/W
RCS
0.24 C/W
IC
39A
2.
la
TC ( mx )
TC
= 100 C .
curva
contra
Q1
Q3
Q5
+
-
F2
F3
F4
(2)
Q4
Q6
a
b
c
Q2
(3)
(4)
F1
I C se observa que
5 A 39 A
(5 A)2 (5cps ) (39 A)2 (0.5cps )
De
A = 263.78cm 2 ,
2.
I 2 t fusible I 2 t IGBT
3.
41
Q3
Q5
C1
E
+
-
RL
C2
Q4
Q6
Q2
6. RESULTADOS EXPERIMENTALES
Para la evaluacin experimental del inversor, se utiliz el
montaje mostrado en la Figura 10, con un PWM a
conduccin 120 programado en el DSP (Digital Signal
Procesing) TMS320F2812 de spectrum digital. Esta
configuracin se realiz para compensar el desequilibrio
de las seales de carga (voltajes y corrientes) que se
presentaban, debido a que los IGBTs no posean las
mismas caractersticas. A la salida de tensin alterna del
inversor se conect una carga RL, de valores 300 y
20mH conectadas en estrella y en delta, esta ultima sin
____________________________
1. Las notas de pie de pgina debern estar en la pgina donde se citan. Letra Times New Roman de 8 puntos
42
7. CONCLUSIONES
Se diseo y construy un inversor trifsico de potencia de
tres ramas utilizando transistores bipolares de puerta
aislada (IGBTs). El diseo fue avalado mediante
simulacin utilizando Matlab. El anlisis de resultados
permiti seleccionar la red snubber y observar el
comportamiento del modelo para conexiones en Y y
Delta con carga RL.
Los resultados observados
evidencian el buen desempeo del prototipo. La conexin
Y con filtro LC present el mejor comportamiento.
8. BIBLIOGRAFA
[1]
F. Henao, D.R Cadavid, H.A Garca, O.P. Palacio and
R. Bohrquez, Diseo de Filtros Activos para Cargas
Monofsicas Utilizando Algoritmos Genticos,
SICEL. Bogot D.C., Colombia, Noviembre 2005.
[2]
Introduccin General a los Inversores y sus
Aplicaciones, Leccin del temario de Electrnica de
Potencia. Universidad de Valencia, 1997.
[3]
Muhammad H., Electrnica de Potencia, Prentice Hall.
Mexico, 1996.
[4]
A. Marn Perna, Redes de Ayuda a la Conmutacin
Disipativas y no Disipativas, UNIVERSIDAD DE
OVIEDO, Gijn (ESPAA), 1999.
[5]
K.S. Rajashekara, J. Vithyathil Protection and
Switching- Aid Networks for Transistors Bridge
Inverters,IEEE
Transactions
on
Industrial,
Electronics,Vol.IE-33,No2, MAY 1986.
[6]
A.A. Breton Schuwirth, Diseo y Construccin de un
inversor Trifsico Multunivel de Cuatro Etapas para
Compensacin Armnica,Masters thesis,Pontificia
Universidad Catlica de chile,2003.
[7]
L.H. Ros and A. Alzate, Electrnica de Potencia,
Texto Electrnica de Potencia, universidad
Tecnolgica de Pereira, 1991.
[8]
L.H. Ros and A. Alzate, IC excitacin de Alta
Tensin y Elevada Velocidad para Hexfet o Circuitos
Puente
con
IGBT,Revista
Espaola
de
Electrnica,Octubre,1990.