Arqo

Asignatura: Arquitectura de Ordenadores
Cdigo: 17834
Centro: Escuela Politcnica Superior
Titulacin: Grado en Ingeniera Informtica
Nivel: Grado
Tipo: Obligatoria
N de crditos: 6 ECTS
GUA DOCENTE DE ARQUITECTURA DE ORDENADORES

La presente gua docente corresponde a la asignatura Arquitectura de Ordenadores
(ARQ), aprobada para el curso lectivo 2015-2016 en Junta de Centro y publicada en
su versin definitiva en la pgina web de la Escuela Politcnica Superior. Esta gua
docente de ARQ aprobada y publicada antes del periodo de matrcula tiene el
carcter de contrato con el estudiante.
1 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
1.
ASIGNATURA
Arquitectura de Ordenadores
E
1.1. Cdigo
17834 del Grado en Ingeniera Informtica
1.2. Materia
Estructura y Arquitectura de Computadores
1.3. Tipo
Obligatoria
1.4. Nivel
Grado
1.5. Curso
3
1.6. Semestre
1
1.7. Nmero de crditos

6 crditos ECTS
1.8. Requisitos previos

Es muy recomendable haber cursado las asignaturas Fundamentos de Computadores,
Estructura de Computadores y Sistemas Basados en Microprocesadores.
2 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
1.9. Requisitos mnimos de asistencia a las sesiones

presenciales
Se plantean dos mtodos de evaluacin, uno de evaluacin CONTINUA y otro de
evaluacin NO CONTINUA, de forma independiente para los contenidos tericos y
para los contenidos prcticos. Por defecto, se supone que todos los estudiantes, por
el hecho de estar matriculados en la asignatura, optan por el mtodo de evaluacin
CONTINUA.
La aplicacin de la evaluacin CONTINUA para los contenidos tericos est ligada a la
realizacin de las pruebas parciales.
La aplicacin de la evaluacin CONTINUA para los contenidos prcticos est ligada a
la asistencia y a la realizacin de las actividades propuestas en las sesiones prcticas
en el laboratorio. Para optar por la evaluacin NO CONTINUA, el estudiante debe
comunicarlo al coordinador de prcticas antes del primer parcial de prcticas.
La norma a seguir en cada caso es la siguiente:
EVALUACION CONTINUA y NO CONTINUA PARA CONTENIDOS TERICOS.
En ambas modalidades la asistencia a clase de teora no es obligatoria, pero s
fuertemente recomendable.
Los detalles acerca de la normativa de evaluacin para cada una de las dos
modalidades se recogen en el epgrafe 2.2 de esta gua.
EVALUACION CONTINUA PARA CONTENIDOS PRCTICOS (LABORATORIO).
En la modalidad de evaluacin CONTINUA, el estudiante deber asistir a todas las
clases prcticas y entregar de forma regular y en las fechas marcadas las memorias
de resultados de cada una de las prcticas propuestas.
Siempre por motivos debidamente justificados, el estudiante puede faltar a un
mximo de 2 sesiones de prcticas (4 horas), debiendo en su caso, presentar tambin
las memorias correspondientes. Si se alcanza un nmero mayor de faltas, no se
entrega alguna de las memorias solicitadas o se suspende alguno de los exmenes de
prcticas, no se aprobarn los contenidos prcticos en la convocatoria ordinaria.
EVALUACION NO CONTINUA PARA CONTENIDOS PRCTICOS (LABORATORIO).
En esta modalidad la asistencia a clase de prcticas no es obligatoria, pero s
fuertemente recomendable.
Para optar a esta evaluacin el estudiante debe comunicarlo al coordinador de
prcticas antes del primer parcial de prcticas.
Los detalles acerca de la normativa de evaluacin que diferencian cada una de las
dos modalidades de evaluacin prctica, se recogen en el epgrafe 2.2 de esta gua.
3 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
1.10. Datos del equipo docente

Profesores de teora:
Francisco Javier Gmez Arribas (Coordinador, Gr-136)
Departamento de Tecnologa Electrnica y de las Comunicaciones
Despacho: Edificio C-226
Telfono: +34 91 497 2255
Correo electrnico: francisco.gomez@uam.es
Pgina web: http://www.eps.uam.es/~fjgomez
Horario de atencin al alumnado: Peticin de cita previa por correo electrnico.
Sergio Lpez Buedo (Gr-131)
Telfono: +34 91 497 2249
Correo electrnico: sergio.lopez-buedo@uam.es
Pgina web: http://www.eps.uam.es/~sergio
Ivn Gonzlez Martnez (Gr-135/139)
Telfono: +34 91 497 6212
Correo electrnico: ivan.gonzalez@uam.es
Pgina web: http://www.eps.uam.es/~igonzale
Profesores de prcticas:
Vctor Moreno Martnez (Coordinador, Gr-1311)
Telfono: +34 91 497 2268
Correo electrnico: victor.moreno@uam.es
Pgina web: http://www.eps.uam.es/~vmoreno
Ivn Gonzlez Martnez (Gr-1351/1391)
4 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
Telfono: +34 91 497 6212

Correo electrnico: ivan.gonzalez@uam.es
Pgina web: http://www.eps.uam.es/~igonzale
Gustavo Sutter Capristo (Gr-1301)
Telfono: +34 91 497 6209
Correo electrnico: gustavo.sutter@uam.es
Pgina web: http://www.eps.uam.es/~gsutter
Jose Fernando Zazo Rolln (Gr-1362)
Telfono: +34 91 497 2291
1.11. Objetivos del curso

En este curso se aprende la arquitectura y diseo de algunos procesadores
convencionales y avanzados. Retomando lo estudiado en la asignatura de primer
curso Estructura de computadores se estudian y analizan conceptos ms avanzados
en el diseo de procesadores. Se aprenden mtricas que permiten evaluar el
rendimiento de los procesadores y de los sistemas de memoria estudiados. El
contenido de la asignatura expone las tcnicas de diseo que mejoran el rendimiento
de los sistemas computadores. Se muestra la evolucin de las principales
innovaciones en arquitectura y tecnologa de ordenadores y se explica la
incorporacin de estos avances en los procesadores actuales, justificando su utilidad
en trminos de mejora de rendimiento. Se estudia la arquitectura de un sistema
elemental de memoria y su jerarqua, los conceptos de segmentacin en la ruta de
datos y conceptos avanzados en la arquitectura de los ordenadores. En vez de
describir una arquitectura concreta en detalle, se ha preferido mostrar la evolucin y
el avance de las mismas, para que el alumno est preparado para entender los
nuevos cambios en arquitectura de ordenadores que se desarrollen en el futuro.
Aprovechando el conocimiento en un lenguaje especfico para el diseo hardware
del curso de Estructura de computadores, se profundiza en su utilizacin para
describir el funcionamiento de un sistema completo.
Las competencias que se pretenden adquirir con esta asignatura son:
Bsicas:
5 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
B5: Conocimiento de la estructura, organizacin, funcionamiento e

interconexin de los sistemas informticos, los fundamentos de su programacin,
y su aplicacin para la resolucin de problemas propios de la ingeniera.
Comunes:
C9: Capacidad de conocer, comprender y evaluar la estructura y arquitectura de
los computadores, as como los componentes bsicos que los conforman.
Especficas:
IC1: Capacidad de disear y construir sistemas digitales, incluyendo
computadores, sistemas basados en microprocesador y sistemas de
comunicaciones.
IC3: Capacidad de analizar y evaluar arquitecturas de computadores, incluyendo
plataformas paralelas y distribuidas, as como desarrollar y optimizar software
para las mismas.
Los objetivos que se pretenden alcanzar con esta asignatura son:
OBJETIVOS GENERALES
Conocer arquitecturas de computadores segmentadas y avanzadas, las
G1 motivaciones detrs de la evolucin tecnolgica y valorar las proyecciones
sobre estas tecnologas a medio plazo.
Evaluar cuantitativamente el rendimiento de diferentes arquitecturas de
G2
computadores.
Demostrar la influencia de la jerarqua de memoria y de otras evoluciones en
G3
las prestaciones de un sistema ordenador.
Disear un procesador segmentado, utilizando lenguajes especficos de
G4
descripcin hardware (VHDL).
Utilizar herramientas de diseo y programacin (EDA) para diseo de circuitos
G5
digitales.
OBJETIVOS ESPECIFICOS POR TEMA
TEMA 1.- Abstracciones, Tecnologa y Rendimiento de los Computadores.
Describir los principales aspectos tecnolgicos que influyen en la evolucin
1.1. actual de los sistemas de cmputo.

1.2. Reconocer el vocabulario bsico de arquitectura de ordenadores.
1.3. Identificar los elementos constitutivos de un sistema de computacin.
1.4. Entender el concepto de tiempo de ejecucin de un sistema.
Determinar las causas y efectos en el aumento en el rendimiento en una
1.5. parte respecto del todo.
TEMA 2.- Procesadores segmentados.

Entender los conceptos bsicos de arquitectura de ordenadores. Unidad
2.1. Aritmtico Lgica (ALU), bancos de registros, registros flip-flop y latch,

periodo de reloj, arquitectura RISC y Harvard.
2.2. Entender el concepto de segmentacin (pipeline) y los conceptos asociados
6 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
2.3.
2.4.
2.5.
2.6.
latencia y rendimiento (throughput).

Indicar cmo se produce la segmentacin de un procesador uniciclo para la
ejecucin solapada de instrucciones.
Comprender las limitaciones del cauce de instrucciones segmentado y las
causas de prdidas de rendimiento.
Entender cmo eliminar mitigar los conflictos riesgos estructurales, de
control y de datos.
Describir las tcnicas para evitar detenciones. Adelantamiento de datos
(Internal forwarding) y la prediccin de saltos estticas y dinmicas usando
BTB.
TEMA 3.- Organizacin y Estructura de la Memoria: Cachs y Memoria Virtual.

Entender el concepto de jerarqua de memoria. Motivos por los que se
3.1. organizan los diferentes niveles de almacenamiento en jerarquas.

3.2.
3.3.
3.4.
3.5.
3.6.
3.7.
3.8.
Reconocer la necesidad y utilidad de las memorias cachs y su organziacin

en Completamente asociativa, Correspondencia directa y Asociativa por vas.
Indicar los esquemas de funcionamiento de las cachs. Escritura directa
(Write Through) con asignacin en escritura y sin asignacin en escritura.
Post-escritura o escritura diferida.
Entender los algoritmos de sustitucin y los problemas de coherencia cach
en sistemas multiprocesadores.
Comprender el funcionamiento de la memoria virtual: paginacin,
segmentacin y segmentos paginados.
Indicar los pasos en la traduccin de direcciones virtuales a direcciones
fsicas o reales.
Entender el soporte hardware necesario en la unidad de gestin de la
memoria (MMU) y en el buffer de traduccin anticipada (TLB).
Comprender la integracin de los sistema de memoria entre el TLB y la cach
(Sistema con cach de direcciones virtuales o cach de direcciones reales).
TEMA 4.- Almacenamiento y otros aspectos de la entrada/salida (E/S).

Entender
diferenciar
4.1. disponibilidad.
los
conceptos
de
confiabilidad,
fiabilidad
Reconocer las principales caractersticas del almacenamiento en discos y en
4.2. memorias tipo Flash.
Indicar cules son las principales medidas de prestaciones y rendimiento en
4.3. los sistemas de entrada salida.
Identificar cules son las principales posibilidades que se pueden aplicar para
4.4. paralelizar el proceso de entrada/salida.
TEMA 5.- Tcnicas avanzadas de paralelismo.

Entender el paralelismo a nivel de instrucciones (ILP) y la base de los
5.1. procesadores superescalares.
Conocer los conceptos bsicos de los procesadores superescalares: polticas
5.2. de emisin de instrucciones, renombramiento de registros, buffer de

reordenacin, unidad de retiro.
5.3. Disear un simple procesador superescalar en funcin del procesador
7 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
5.4.
5.5.
5.6.
5.7.
segmentado estudiado previamente en el tema 2.

Entender los procesadores donde el paralelismo es resuelto por el compilador
en vez del hardware (procesadores VLIW).
Identificar los problemas de la programacin paralela y entender los modelos
de programacin de los procesadores multincleos, multiprocesadores.
Conocer las arquitecturas de los clsters y otros multiprocesadores de paso
de mensajes.
Reconocer las principales caractersticas de los procesadores grficos.
8 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
1.12. Contenidos del programa

Programa Sinttico
UNIDAD
UNIDAD
UNIDAD
UNIDAD
UNIDAD
1.
2.
3.
4.
5.
Abstracciones, Tecnologa y Rendimiento de los Ordenadores.

Procesadores Segmentados.
Organizacin y Estructura de la Memoria: Cachs y Memoria Virtual.
Almacenamiento y otros aspectos de la E/S.
Tcnicas avanzadas de paralelismo.
Programa Detallado
1. Abstracciones, Tecnologa y Rendimiento de los Ordenadores
1.1. Introduccin
1.2. Arquitectura de un sistema de computacin. Conceptos bsicos
1.3. Rendimiento en un sistema de computacin
1.4. Perspectiva y evolucin de la tecnologa
2. Procesadores segmentados
2.1. Fundamentos de diseo de un procesador

2.1.1. El repertorio de instrucciones
2.1.2. Ciclo nico
2.1.3. Ruta de datos y control
2.2. La tcnica de la segmentacin
2.2.1. Funcionamiento ideal
2.2.2. Conceptos asociados: Latencia y Rendimiento (Throughput)
2.3. Diseo de un procesador con segmentacin (Pipeline)
2.4. Limitaciones del cauce de instrucciones segmentado
2.4.1. Causas de prdidas de rendimiento por detencin del pipeline
2.4.1.1. Conflictos por limitaciones estructurales
2.4.1.2. Conflictos por riesgos de control
2.4.1.3. Conflictos por dependencia de datos
2.4.2. Tcnicas para evitar detenciones
2.4.2.1. Adelantamiento de datos (Internal forwarding)
2.4.2.2. Prediccin de saltos
3. Organizacin y Estructura de la Memoria: Cachs y Memoria Virtual
3.1. Jerarqua de memoria

3.2. Principios bsicos de la memoria cach
3.2.1. Cach de varios niveles
3.2.2. Organizaciones: Completamente asociativa, Correspondencia directa y
Asociativa por vas
3.2.3. Esquemas de funcionamiento. Escritura directa (Write Through) con
asignacin en escritura (Fetch on-write) y sin asignacin en escritura.
Post-escritura o escritura diferida
3.2.4. Algoritmos de sustitucin
3.2.5. Coherencia cach
3.2.6. Ejemplos de cachs
9 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
3.3. La Memoria virtual

3.3.1. Funcionamiento de la memoria virtual: paginacin, segmentacin,
segmentos paginados
3.3.2. Traduccin de direcciones virtuales a direcciones fsicas o reales
3.3.3. Unidad de gestin de la memoria (MMU)
3.3.4. Buffer de traduccin anticipada (TLB)
3.4. Integracin del sistema de memoria: el TLB y la cach
3.4.1. Sistema con cach virtual o cach real
4. Almacenamiento y otros aspectos de la E/S
4.1. Confiabilidad, fiabilidad y disponibilidad

4.2. Almacenamientos en Discos y Flash
4.3. Medidas de prestaciones en E/S
4.4. Paralelismo y E/S
5. Tcnicas avanzadas de paralelismo
5.1. Paralelismo a nivel de instrucciones (ILP)

5.2. Procesadores superescalares
5.2.1. Polticas de emisin de instrucciones
5.2.2. Renombramiento de registro.
5.2.3. Implementacin Superescalar, buffer de reordenacin, unidad de
retiro
5.3. Procesadores VLIW.
5.3.1. Planificacin por el compilador
5.3.2. Comparacin de procesador VLIW vs Superscalar. Arquitectura,
Codificacin, Diferenciacin de tareas
5.4. Multincleos, multiprocesadores y clsteres
5.4.1. La dificultad de los programas paralelos
5.4.2. Multiprocesadores de memoria compartida
5.4.3. Clsters y otros multiprocesadores de paso de mensajes
5.4.4. Introduccin a los procesadores grficos
10 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
1.13. Referencias de consulta

1. Estructura y diseo de computadores: La interfaz software/hardware. D.A.
Patterson y J.L. Hennessy. Ed. Reverte 2011. ISBN: 978-84-291-2620-4.
Ref_UAM: INF/681.32.3/PAT.
2. Computer Organization And Design: The Hardware/Software Interface. D.A.
Patterson y J.L. Hennessy. Morgan Kaufmann. 4 Ed. 2009. ISBN: 978-01-2374493-7. Ref_UAM: INF/681.3.06/PAT.
3. Estructura Y Diseo De Computadores: interficie circuitera- programacin. D.A.
Patterson y J.L. Hennessy. Vols. 1 y 2. Ed. Reverte 2000.
4. Organizacin y Arquitectura De Computadores. W. Stallings. 7 Ed. Pearson

Prentice Hall 2006.
5. Computer Architecture: A Quantitative Approach. J.L. Hennessy y D.A. Patterson.

Morgan Kaufmann. 4 Ed. 2007.
6. Digital Design and Computer Architecture. D.M. Harris y S.L. Harris. Elsevier.
2007.
7. Arquitectura de computadores: Fundamentos de los Procesadores Superescalares,

J.P. Shen, M.H. Lipasti. McGraw-Hill. 2006.
8. Arquitectura
de
Computadores:
de
los
Microprocesadores
Supercomputadoras. B. Parhami. McGraw Hill. 2007.
las
9. The Students Guide to VHDL. P. Ashenden. Morgan Kaufman Pub. 1998. ISBN:
1558605207. Ref_UAM: INF/681.3.062/ASH.
10. The designer's guide to VHDL". P.J. Ashenden. Morgan Kaufmann. 2 Ed. 2002.
Bibliografa principal y secundarias asociadas al temario propuesto:
UNIDAD 1. Abstracciones, Tecnologa y Rendimiento de los Ordenadores.
Principal: Ref[1] C1 y 2.
Secundarias: Ref[2] C1 y 2.
UNIDAD 2. Procesadores segmentados.
Principal: Ref[1] C4.
Secundarias: Ref[3] tomo 2, Ref[2] C4.
UNIDAD 3. Organizacin y Estructura de la Memoria: Cachs y Memoria Virtual.
Secundarias: Ref[2] C5, Ref[4].
UNIDAD 4. Almacenamiento y otros aspectos de la E/S.
Secundarias: Ref[2] C6.
UNIDAD 5. Tcnicas avanzadas de paralelismo.
Secundarias: Ref[2] C7.
11 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
2.
MTODOS DOCENTES
La metodologa utilizada en el desarrollo de la actividad docente incluye los

siguientes tipos de actividades:
Clases de teora:
Actividad del profesor:
Clases expositivas simultaneadas con la realizacin de ejercicios. Se utilizar la
pizarra, combinada con presentaciones en formato electrnico y uso de
simulaciones.
Actividad del estudiante:
Actividad presencial: Toma de apuntes, participar activamente en clase
respondiendo a las cuestiones planteadas. Resolucin de los ejercicios
propuestos durante el desarrollo de las clases.
Actividad no presencial: Preparacin de apuntes, estudio de la materia y
realizaciones de los cuestionarios planteados en la pgina web (moodle) de la
asignatura.
Clases de problemas en aula:
Primera parte expositiva, una segunda parte de supervisin y asesoramiento en
la resolucin de los problemas por parte del alumno y una parte final de
anlisis del resultado y generalizacin a otros tipos de problemas. Se utiliza
bsicamente la pizarra con proyecciones en formato electrnico para las figuras
y simulaciones en lenguaje de bajo nivel.
Actividad presencial: Participacin activa en la resolucin de los problemas y
en el anlisis de los resultados.
Actividad no presencial: Realizacin de otros problemas, planteados a travs de
moodle y no resueltos en clase y estudio de los planteados en las mismas.
Utilizacin de las simulaciones en lenguaje de bajo nivel para analizar y
comprobar los resultados. Estudio y planteamiento de modificaciones que
permitan la optimizacin de las soluciones planteadas.
Tutoras en aula:
Tutorizacin a toda la clase o en grupos de alumnos reducidos (8-10) con el
objetivo de resolver dudas comunes plantadas por los alumnos a nivel individual
o en grupo, surgidas a partir de cuestiones/ejercicios/problemas sealados en
clase para tal fin y orientarlos en la realizacin de los mismos.
Actividad presencial: Planteamiento de dudas individuales o en grupo y enfoque
de posibles soluciones a las tareas planteadas.
12 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
Actividad no presencial: Estudio de las tareas marcadas y debate de las

soluciones planteadas en el seno del grupo.
Prcticas de laboratorio:
Asignar una prctica a cada grupo de trabajo y explicar la prctica asignada a
cada grupo de trabajo al comienzo de la sesin de prcticas. Supervisar el
trabajo de los grupos de trabajo en el laboratorio. Suministrar el guin de
prcticas a completar en el laboratorio.
Se utilizan el mtodo expositivo tanto en tutoras como en el laboratorio con
cada grupo de trabajo. Los medios utilizados son el software del laboratorio y
ordenadores del propio laboratorio para la ejecucin y simulacin de los
programas realizados.
Actividad presencial: Planteamiento inicial, previo al desarrollo de la prctica,
sobre informacin contenida en el enunciado. Debate en el seno del grupo
sobre el planteamiento de la solucin ptima. Al finalizar la prctica se entrega
un breve informe con el programa desarrollado y, adems, se debe ejecutar
con el profesor presente, quien har las preguntas oportunas a cada miembro
del grupo para calificar de forma individual la prctica. El coordinador de
prcticas velar para que los criterios de correccin sean homogneos para
todos los grupos de prcticas.
Actividad no presencial: Profundizar en el enunciado de la prctica y plantear
el diagrama de flujo ptimo para la resolucin de la misma. Redaccin del
informe de la prctica incluyendo el diagrama final planteado.
2.1. Tiempo de trabajo del estudiante
Presencial Clases tericas (3h x14 semanas)

Clases prcticas (2h x13 semanas)
Tutoras globales
Realizacin de prueba escrita (ordinarias)
Realizacin de prueba escrita (extraordinaria)
No
Estudio semanal regulado (3 horas x 14 semanas)
presencial
Preparacin del examen (ordinario)
Preparacin del examen (extraordinario)
N de
horas
42 h
(28%)
26 h
(17%)
4h
(3%)
3h
(2%)
3h
(2%)
42 h
(28%)
12 h
(8%)
18 h
Porcentaje
78 h (52%)
72 h (48%)
13 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
(12%)
150 h
Carga total de horas de trabajo: 25 horas x 6 ECTS
2.2. Mtodos de evaluacin

calificacin final
porcentaje
en
la
Ambas partes, teora y prcticas se puntan sobre 10 puntos.

La nota final de la asignatura se obtiene de las notas de teora y prcticas por
medio de la ecuacin:
Calificacin: 0,3*Not_Lab + 0,7*Not_Teo
Para aprobar la asignatura es obligatorio obtener una nota mayor o igual a 5
puntos, tanto en la parte de teora como en la parte de laboratorio. En caso
contrario, la nota final en actas ser
Calificacin: (0,3*Mn(5,Not_Lab) + 0,7*Mn(5,Not_Teo))
1. Para los estudiantes que opten por el mtodo de evaluacin CONTINUA, sus
calificaciones se obtendrn de la siguiente forma:
A. La nota correspondiente a la parte de Teora (Not_Teo) es la que resulta de:
Not_Teo: MAX([0,2*ExP1 + 0,2*ExP2 + 0,6*ExFinal], ExFinal)
Las pruebas escritas parciales se realizarn durante el periodo lectivo y en
horario de clase y consistirn en la evaluacin de los objetivos que deben ser
alcanzados por los estudiantes durante las unidades que componen cada
parcial, as como las unidades incluidas en los parciales previos.
El examen final consistir en una prueba escrita, cuyo contenido abarca todos
los objetivos que deben ser alcanzados por los estudiantes durante el curso.
Las pruebas escritas, podrn incluir tanto cuestiones tericas como resolucin
de problemas.
B. La nota correspondiente a la parte de Laboratorio (Not_Lab) es la que resulta de
realizar las actividades prcticas programadas en el curso. Es necesario obtener
ms de 4 puntos en cada prctica y la calificacin de apto en los exmenes. La
ponderacin de cada prctica en la nota de laboratorio se indicar al inicio del
curso.
2. Para los estudiantes que opten por la modalidad de evaluacin NO CONTINUA, sus
calificaciones se obtendrn de la siguiente forma:
A. La nota correspondiente a la parte de Teora (Not_Teo) es la que resulta de:
Not_Teo = ExFinal
La prueba final consistir en una prueba escrita, cuyo contenido abarcar todos
los objetivos que deben alcanzar los estudiantes en el curso completo. Esta
prueba podr incluir tanto cuestiones tericas como resolucin de problemas.
14 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
B. La nota correspondiente a la parte de Laboratorio (Not_Lab) es la que resulta

de la calificacin obtenida en un nico examen prctico, que permita evaluar
todos los conceptos desarrollados en las prcticas de laboratorio propuestas en
la asignatura.
Not_Lab = ExFinal de prcticas
En ambas modalidades de evaluacin CONTINUA y NO CONTINUA:
La nota de teora se guarda slo para la convocatoria extraordinaria en el mismo
curso acadmico.
La nota de prcticas se guarda para la convocatoria extraordinaria en el mismo
curso acadmico. Siempre que la calificacin obtenida sea igual o superior a 7,0
puntos, tambin se guardar para las dos convocatorias del curso siguiente. En
este segundo caso, la nota de prcticas guardada ser (5+Nota antigua)/2.
15 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
2.3. Cronograma
Semana
1
9
10
11
12
13
Actividades Presenciales
Presentacin de la asignatura.
U1. Abstracciones, Tecnologa y Rendimiento de los
Ordenadores.
Temas: 1.1
P0. Repaso VHDL
U1. Abstracciones, Tecnologa y Rendimiento de los
Ordenadores.
Temas: 1.2, 1.3, 1.4
Tutora Conjunta U1.
P1. Micro Segmentado (I).
U2. Procesadores segmentados
Temas: 2.1, 2.2
Tutora Conjunta U2.
P1. Micro Segmentado (II).
Temas: 2.3, 2.4
Tutora Conjunta U2.
P1. Micro Segmentado (III).
Tema: 2.4
Tutora Conjunta U2.
P2. Soporte de riesgos (I).
U3. Organizacin y Estructura de la Memoria: Cachs y
Memoria Virtual.
Temas: 3.1, 3.2
Tutora Conjunta U3.
P2. Soporte de riesgos (II).
Memoria Virtual.
Temas: 3.2 y 3.3
Tutora Conjunta U3.
P2. Soporte de riesgos (III).
Memoria Virtual.
Temas: 3.3 y 3.4
Tutora Conjunta U3.
U4. Almacenamiento y otros Aspectos de la E/S
Tutora Conjunta U4.
Pex1. Primer examen de prcticas.
U4. Almacenamiento y otros Aspectos de la E/S
Tutora Conjunta U4.
P3. Memoria Cache (I).
U5. Tcnicas avanzadas de paralelismo.
Temas: 5.1, 5.2
Tutora Conjunta U5.
P3. Memoria Cache (II).
Temas: 5.3
Tutora Conjunta U5.
P4. Sistemas Multiprocesador/Multicore (I).
Temas: 5.4
Tutora Conjunta U5.
P4. Sistemas Multiprocesador/Multicore (II).
14

Tutora Conjunta U5.
15
Pex2. Segundo examen de prcticas.
Actividades No Presenciales
Estudio del material propuesto sobre U1.
Estudio del material propuesto sobre U1

Resolucin de problemas de U1.

Entrega P1.


Entrega P2.
Entrega P3.
Entrega P4.
Entrega Opcional.
Estudio del material propuesto sobre la U5.
Resolucin de problemas de las U5.

16 de 17

Cdigo: 17834
Nivel: Grado
Tipo: Obligatoria
Semana
Actividades Presenciales
XX/12/2014 Examen Final Ordinario

XX/06/2015 Examen Final Extraordinario
Actividades No Presenciales
Preparacin del Examen final.
Preparacin del Examen final.
17 de 17

Arqo

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Arqo

Cargado por

Copyright:

Formatos disponibles

Asignatura: Arquitectura de Ordenadores

GUA DOCENTE DE ARQUITECTURA DE ORDENADORES

Asignatura: Arquitectura de Ordenadores

1.7. Nmero de crditos

1.8. Requisitos previos

Asignatura: Arquitectura de Ordenadores

1.9. Requisitos mnimos de asistencia a las sesiones

Asignatura: Arquitectura de Ordenadores

1.10. Datos del equipo docente

Asignatura: Arquitectura de Ordenadores

Telfono: +34 91 497 6212

1.11. Objetivos del curso

Asignatura: Arquitectura de Ordenadores

B5: Conocimiento de la estructura, organizacin, funcionamiento e

1.1. actual de los sistemas de cmputo.

Determinar las causas y efectos en el aumento en el rendimiento en una

1.5. parte respecto del todo.

TEMA 2.- Procesadores segmentados.

2.1. Aritmtico Lgica (ALU), bancos de registros, registros flip-flop y latch,

2.2. Entender el concepto de segmentacin (pipeline) y los conceptos asociados

Asignatura: Arquitectura de Ordenadores

latencia y rendimiento (throughput).

TEMA 3.- Organizacin y Estructura de la Memoria: Cachs y Memoria Virtual.

3.1. organizan los diferentes niveles de almacenamiento en jerarquas.

Reconocer la necesidad y utilidad de las memorias cachs y su organziacin

TEMA 4.- Almacenamiento y otros aspectos de la entrada/salida (E/S).

Reconocer las principales caractersticas del almacenamiento en discos y en

4.2. memorias tipo Flash.

Indicar cules son las principales medidas de prestaciones y rendimiento en

4.3. los sistemas de entrada salida.

4.4. paralelizar el proceso de entrada/salida.

TEMA 5.- Tcnicas avanzadas de paralelismo.

5.1. procesadores superescalares.

Conocer los conceptos bsicos de los procesadores superescalares: polticas

5.2. de emisin de instrucciones, renombramiento de registros, buffer de

5.3. Disear un simple procesador superescalar en funcin del procesador

Asignatura: Arquitectura de Ordenadores

segmentado estudiado previamente en el tema 2.

Asignatura: Arquitectura de Ordenadores

1.12. Contenidos del programa

Abstracciones, Tecnologa y Rendimiento de los Ordenadores.

2.1. Fundamentos de diseo de un procesador

3.1. Jerarqua de memoria

Asignatura: Arquitectura de Ordenadores

3.3. La Memoria virtual

4.1. Confiabilidad, fiabilidad y disponibilidad

5.1. Paralelismo a nivel de instrucciones (ILP)

Asignatura: Arquitectura de Ordenadores

1.13. Referencias de consulta

4. Organizacin y Arquitectura De Computadores. W. Stallings. 7 Ed. Pearson

5. Computer Architecture: A Quantitative Approach. J.L. Hennessy y D.A. Patterson.

7. Arquitectura de computadores: Fundamentos de los Procesadores Superescalares,

Asignatura: Arquitectura de Ordenadores

La metodologa utilizada en el desarrollo de la actividad docente incluye los

Asignatura: Arquitectura de Ordenadores

Actividad no presencial: Estudio de las tareas marcadas y debate de las

2.1. Tiempo de trabajo del estudiante

Presencial Clases tericas (3h x14 semanas)

Asignatura: Arquitectura de Ordenadores

Carga total de horas de trabajo: 25 horas x 6 ECTS

2.2. Mtodos de evaluacin

Ambas partes, teora y prcticas se puntan sobre 10 puntos.