I. P. N.

ESIME Unidad Culhuacan

INSTITUTO POLITCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA

UNIDAD CULHUACAN

INGENIERIA EN COMUNICACIONES Y ELECTRNICA

ACADEMIA DE COMPUTACIN

LABORATORIO DE CIRCUITOS DIGITALES

PRACTICA NO. 6

MULTIPLEXORES Y DEMULTIPLEXORES

DOCENTE:_________________________________________

AGOSTO 2011

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales

I. P. N. ESIME Unidad Culhuacan

Practica No. 6
Multiplexor y Demultiplexor
Objetivo:
Conocer y aplicar los multiplexores y demultiplexores para el manejo de informacin
y la generacin de funciones lgicas.

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales

I. P. N. ESIME Unidad Culhuacan

Material

1 Experimentador.
Fuente regulada de 5V CD.
Circuitos Integrados:
74XX00

o CD 40YY (Equivalente en Tecnologa CMOS)

74XX32
74XX151
74XX193
XX = LS, HC, o F.

74 =

Tecnologa TTL

CD40 = Tecnologa CMOS

Micro interruptores
Resistencias de 330
Leds

Hojas de datos tcnicos de los circuitos integrados

Se puede consultar: http://www.datasheetcatalog.com/ .net/
: http://www.datasheetarchive.com/es/ )

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales

I. P. N. ESIME Unidad Culhuacan

1.

Introduccin Terica.

MULTIPLEXORES.
Un multiplexor (o multi-canalizador, como se le conoce tambin) es un circuito
combinatorio que selecciona informacin binaria de una de muchas lneas de entrada y la
dirige a una sola lnea de salida. La seleccin de una lnea de entrada en particular es
controlada por un conjunto de variables de seleccin. Normalmente hay 2" lneas de
entrada, una lnea de salida y n variables de seleccin cuyas combinaciones de bits
determinan qu entrada se selecciona.
En la figura 1 se ilustra un multiplexor de 4 lneas a 1 lnea, la tabla de verdad y el
circuito lgico correspondiente. El esquemtico muestra el bloque funcional, donde un
multiplexor se puede ver como un selector de datos, de alguna de las entradas Ds y
conduce la informacin binaria de dicha entrada a la lnea de salida Y, seleccin de alguna
de las entradas depende de la combinacin binaria que se coloque en las lineas de seleccin
Sn.

S1
0
0
1
1

S0
0
1
0
1

Y
D0
D1
D2
D3

Figura 1. Multiplexor de 4 lneas a una lnea.

Para disear el multiplexor en cuestin, se parte de la tabla de verdad en forma
razonada; comentando que la salida Y puede ser igual a D0 siempre y cuando se de la
combinacin 00 en las lneas de seleccin S1 y S0, o puede ser igual a D1 siempre y
cuando se de la combinacin 01 en las lneas de seleccin S1 y S0, dando finalmente la
funcin lgica:

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales

I. P. N. ESIME Unidad Culhuacan

1.

Si se implementa la funcin lgica da como resultado el circuito lgico de la figura

___

Los multiplexores para sus aplicaciones ya vienen metidos en circuitos integrados

o chips, como ilustrativo, en la figura 2 se muestra un multiplexor de 8 lneas de entrada a
una lnea de salida y su tabla de verdad.

Figura 2. Multiplexor de 8X1 lneas (C.I. 74HC151).

El multiplexor de la figura 2, trabaja en forma similar al de 4X1 lneas de la figura
1; por otro lado de la tabla de verdad del multiplexor 71XX151 (Figura 2), se observa que

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales

I. P. N. ESIME Unidad Culhuacan

se tiene una entrada habilitadora (E = L) para controlar la activacin o desactivacin del

multiplexor, tambin se ve que el multiplexor tiene una salida normal una complementada.
Aplicaciones de los Multiplexores.
Una de las tantas aplicaciones de loa multiplexores es la Implementacin de
funciones lgicas, para ejemplificar la metodologa se realizar mediante el siguiente
problema. Implementar la funcin F(X,Y,Z) = 3(1,2,6,7) mediante un multiplexor.
Para solucionar este planteamiento se obtiene la tabla de verdad de la funcin y se
propone usar un multiplexor de 2n-1X1 lneas, donde n es el nmero de variables de las
cuales depende la funcin F.

Figura 3.Tabla de Verdad y Multiplexor de 4X1.

Ahora se analizar un mtodo para implementar la funcin booleana de n variables,
para el caso del ejemplo las primeras n-1 variables de la funcin (X y Y) se conectan a las
entradas de seleccin del multiplexor en orden, la variable que resta de la funcin (Z) se
utiliza para las entradas de datos. Si la variable est denotada por Z, las entradas de datos
del multiplexor se conectarn a Z, Z, 1 o 0.
Los valores de las lneas de entrada de datos del multiplexor In se determinan de la
tabla de verdad de la funcin; en particular en los dos primeros renglones de la tabla de
verdad, XY= 00, la salida F es igual a Z puesto que F = 0 cuando Z = 0 y F = 1 cuando Z=
1. Esto requiere que se aplique la variable Z a la entrada de datos I0. En forma semejante se
pueden determinar los valores para las entradas de datos I1, I2 e I3 a partir del valor de F
cuando XY = 01, 10 y 1 1, respectivamente. Todo lo anterior da como resultado la tabla de
verdad y el circuito final de la Figura 4.

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales

I. P. N. ESIME Unidad Culhuacan

Fig.4. Ejecucin de una funcin booleana con un multiplexor.

Otra metodologa para implementar una funcin lgica, la expuesta en clase la cual
tiene el procedimiento:
1.

Primero se expresa la funcin en su forma de suma de trminos mnimos, se asume la

secuencia ordenada de variables escogidas. Para los trminos es A, B, C,, (a, b, c,
) donde A es la variable de la extrema izquierda a una secuencia ordenada de n
variables y B, C, D,, son las n-1 variables restantes, se conectan las n-1 variables a
las lneas de seccin del Multiplexor con b conectada a una lnea de seleccin de
mayor orden, C a la siguiente lnea menor de seleccin y as sucesivamente hasta la
ltima variable la cual se conecta a la lnea de seleccin de ms bajo orden (S0).

2.

Lstense las entradas del Multiplexor y bajo ellas los trminos mnimos en dos
columnas, la primera fila incluye todos los trminos mnimos en los cuales A es
complementada y la segunda fila, todos los trminos mnimos con A no
complementada, de la manera mostrada en la figura.

3.

Encirrense en un crculo todos los trminos que hacen verdadera la funcin, e

inspeccinese cada columna separadamente. Si los trminos mnimos en una columna
no estn encerrados en crculo, aplquense cero a la entrada correspondiente del
Multiplexor.

4.

Si el termino mnimo inferior est encerrado en un circulo y el superior no lo est,

aplquense A a la entrada correspondiente del Multiplexor.

Aplicando esta metodologa al problema planteado en la Figura 3, da como resultado la

Figura 5.

Figura 5. Implementacin de la Funcin F

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales

I. P. N. ESIME Unidad Culhuacan

DEMULTIPLEXOR.
Un demultiplexor (o de-multicanalizador) es una funcin digital que realiza la
operacin inversa de un multiplexor, pues recibe informacin por una lnea entrada y la
transmite a una de las 2" lneas de salida posibles. La seleccin de la salida especfica es
controlada por la combinacin de bits de n lneas de seleccin. En la figura 6 se muestra un
demultiplexor de 1 lnea en 4 lneas. La entrada de datos E tiene una trayectoria hacia las
cuatro salidas, pero la informacin de entrada va dirigida slo a una de las salidas, segn lo
especifican las lneas de seleccin S1, y S0. Por ejemplo, si SISO = 10, la salida D2 ser la
misma que el valor de entrada de E, mientras que todas las otras salidas se mantienen
inactivas en el 0 lgico.
Una inspeccin detenida del circuito demultiplexor indicar que es idntico a un
decodificador de 2 lneas en 4 lneas con entrada habilitadora. Para el decodificador, las
entradas de datos son SI y So y la habilitadora es la entrada E. En el caso del demultiplexor, la entrada E produce los datos mientras que las otras entradas aceptan las
variables de seleccin. Aunque los dos circuitos tienen aplicaciones diferentes, sus
diagramas de lgica son exactamente iguales. Por este motivo, un decodificador con
entrada habilitadora se conoce como decodificador/demultiplexor.

Fig. 6. Demultiplexor de una lnea en 4 lneas.

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales

I. P. N. ESIME Unidad Culhuacan

2. Desarrollo.
I.

Usando un multiplexor disear un circuito que genera la funcin lgica:

K(A, B, C,D) = n (3,6,9,12,15)
(a) obtenga su tabla de verdad.

II.
a) Armar el circuito que se muestra en la figura 7.
b) Analizar el circuito anterior y explicar su funcionamiento.

Figura 7. Teclado Dinmico.

III. Escriba sus observaciones y conclusiones.

Ing. Celedonio E. Aguilar Meza

Laboratorio de Circuitos Digitales