Está en la página 1de 153

DISTRIBUCION

DE DATOS Y
LOGICA
SECUENCIAL

ji
,,

'

Captulo

;
u

SELECClON Y DISTR IBUCION


DE DATOS
MULTIPLEXORES

OEMULTIPLEXORES
CONVERSORES

MULTIPLEXORES
Selectores de Datos

veces se conocen como entradas de


direccin. La figura 1.1 muestra el
diagrama bsico de un multiplexor
(MUX). En este diagrama las entradas y salidas se trazan como flechas
anchas en lugar de lneas; lo que indica que stas pueden ser una o ms lineas de seales.
El multiplexor acta como un interruptor de posiciones mltiples controlado digitalmente, donde el cdigo digital que se aplica a las entradas

U n equipo estreo moderno para


el hogar, puede tener un interruptor
que selecciona la msica de una de las
cuatro fuentes que tiene: casetera,
disco compacto, tornamesa y un receptor de radio. El interruptor selecciona las seales electrnicas de una
de estas cuatro fuentes y la enva al
amplificador de potencia y a las bocinas. En
Diagrama bsico para un multiplexor
I
trminos sencillos, eso
es lo que hace un multiplexor, selecciona una
de las diversas seales
de entrada y las pasa a
una salida.
La direccin deseada
de los datos de entrada
hacia la salida es controlada por entradas de
Figura 1.1
Entradas de seleccin
seleccin, que algunas

Salida

",,, ,

"

Curso
prctico de ELECTRONICA D l G l T A L
..
,

"

,,

de seleccin, controla que las entraCon S = O, esta expresin se condas de datos sean trasladadas hacia la vierte en:
salida. Por ejemplo, la salida Z ser
igual a la entrada de datos IOde algn
= 101 + 11-0 (compuerta 2 habilitada)
cdigo de entrada de seleccin determinada; Z ser igual a I1 para otro
cdigo de entrada de seleccin especfico, y as sucesivamente. Dicho de
otra manera, un multiplexor selecciona una de "n" fuentes de datos de entrada y transmite los datos seleccionados a slo un canal de salida. A esto se le llama multiplexaje.

Lo cual indica que Z ser idntica


a la seal de entrada 10,que puede ser
un nivel lgico fijo, o bien, una seal
lgica que vara con el tiempo. Con S
= 1, la expresin se transforma en:
= 10-0 + I1 1 (compuerta 1 habilitada)

MultEplexor bsico de
dos entradas

L o cual muestra que la salida Z seLa figura 1.2 muestra el circuito r idntica a la seal de entrada 11.
lgico de un multiplexor de dos entradas, IOy 11 y una entrada de selecU n ejemplo de donde se emplea este
cin S. El nivel lgico que se aplica a MVX de dos entradas, es el sistema de
la entrada S determina cul compuer- una computadora en el que se utilizan
ta AND se habilita, de manera que su dos seales diferentes de reloj maestro:
entrada de datos atraviesa la com- una seal de reloj de alta velocidad
puerta OR hacia la salida 2.
(1 FOMHz para algunos programas) y
Viendo esto desde otro punto de una de baja velocidad o lenta (130MHz
vista, la expresin Booleana de la sa- para otros). Con el circuito de la $gum
7.29, la seal de reloj de 13OMHz se colida es:
nectara a 10, y la de l YOMHz a 11; una
seal de la seccin de lgica de control de
la computadoya, excitara la entrndn SELECCIONpara controlar la seal de reloj que aparece en la salida 2, y as enMultiplexor de dos entradas
Figura 1.2
viarla a los circuitos de la computadora.
'1

Entradas
de datos

Multiplexor de
cuatro entradas

'O

Entrada de seleccibn

Se puede aplicar la misma idea bsica para formar el multiplexor de


cuatro entradas que se muestra en la
figura 1.3.

Aqu hay cuatro entradas que se transmiten en forma selectiva


a la salida con base en
las cuatro combinaciones posibles de las entradas de seleccin S1
y So. Cada entrada de
datos se accede con
una combinacin diferente de niveles de entrada de seleccin.
I~ Se capmra con sl ' y

Figura 1.3

so1,de ma-

nera que IOpasar a travs de su compuerta AND hacia la salida Z slo


S1 = O Y
= O. La tabla indicada muestra las salidas de otros tres
cdigos de seleccin de entrada.

Figura 1.4

En las familias lgicas S T L y


CMOS, se disponen regularmente de
multiplexores de dos, cuatro, ocho y
diecisis entradas.
ptos
CI bsicos pueden ser combinados para el multiplexaje (multiplexado) de un gran nmero de entradas.
-

Curso prctico de ELECTRONICA D l G l T A L

Smbolo lgico del 74151

so

Figura 1.5

MUX de 8 entradas
74151

y el smbolo lgico 741 5 1 se muestra


en la figura 1.5.
Multiplexor cudr-uple
de dos entradas
Multipdexor de ocho entradas
741S7/LSlY7/HCl57
La figura 1.4 muestra el diagrama
Este es un CI muy til que contielgico del multiplexor de ocho entra- ne cuatro multiplexores de dos entradas 7415 1 (74LS151, 74HC151). ste das (figura 1.6).
tiene una entrada de
habilitacin E', y
ofrece salidas normales e invertidas.
Cuando E' = O, las
entradas de seleccin S*, SI y So elegirn una entrada
de datos (desde IO
hasta 17), para pasar
hacia la salida 2.
Cuando E ' = 1, el
multiplexor es deshabilitado, de manera que Z = O, independientemente
del cdigo de entrada de seleccin. EsFigura 1.6
ta operacin se resume en la tabla 1.1,
Tabla 1.1

6. DlST

DATOS Y LOGICA SECUENCIAL

----m..

e"">-

--

Observe la forma en que se marcan


las entradas y salidas de datos.

Figura 1.7
Demultiplexor general

o0

DEMULTIPLEXORES
Distribuidores de datos
Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un demultiplexor efecta la operacin contraria; toma una sola entrada y la distribuye en varias salidas.
La figura 1.7 muestra el diagrama
general de un demultiplexor (DEMUX). Las flechas grandes que corresponden a entradas y salidas pueden representar una o ms lneas. El
cdigo de entrada de seleccin determina hacia qu salida se transmitir la
entrada de DATOS. En otras palabras, el demultiplexor toma una fuen-

S2 S1

SO 07 O6

05

04 03 O2 01

0
o
0
o
1
1
1
1

0
1
0
1
0
1
0
1

0
0
0
0
0
1
0
0

0
0
0
0
1
0
0
0

1
O
0
0
0
0
0
0

0
0
1
1
0
0
1
1

0
0
0
0
0
O
0
1

0
0
0
0
0
0
1
0

0
0
0
1
0
0
0
0

0
0
1
0
0
0
0
0

0
1
0
0
0
0
0
0

Entrada
de
datos

01

0,-1

de seleccin

te de datos de entrada y la distribuye


selectivamente a uno de "n" canales
de salida, igual que un interruptor de
posiciones mltiples.
La figura 1.8 muestra el diagrama
lgico de un multiplexor que distribuye una lnea de entrada a ocho 1neas de salida. La nica lnea de en-

Demultiplexor en circuito integrado

Figura 1.9
I

Cdigo
de
seleccin
-

.o7

00

Lgico 1
Formas de onda para
Ap A1 Ag = 000

trada de datos 1, se conecta a las ocho


compuertas AND, pero slo una de
estas compuertas ser habilitada por
las lneas de entrada de seleccin. Por
ejemplo, con S2, S1 y So = 000 solamente la compuerta AND O ser habilitada, y la entrada de datos 1aparecer en la salida 00. Otros cdigos de
seleccin ocasionan que la entrada 1
llegue a las otras salidas. La tabla de
verdad resume la operacin del circuito.
El circuito del multiplexor de la figura 1.9, es muy similar a un circuito
decodificador de 3 a 8 lneas (vea la
figura 3.16 del fascculo S), excepto
que se ha agregado una cuarta entraa)
cada compuerta.
da (I
Anteriormente sealamos que muchos decodificadores en circuito integrado tienen una entrada de habilitacin, que es una entrada extra que se
aade a las compuertas del decodificador. Este tipo de C1 decodificador
puede usarse, por tanto, como demultiplexor con las entradas de cdigo binario. Por ejemplo, A2, Al, A.

en la figura 3.17 del fascculo 5, que


sirven como las entradas de seleccin;
y la entrada de habilitacin que sirve
como la entrada de datos 1. Por esta
razn, los fabricantes de CI, a menudo llaman a este dispositivo decodificador/demultiplexor, pues se puede
usar para desempear una u otra funcin.
Anteriormente vimos la forma en
que se utiliza el 74LS 138 como decodificador 1 de 8. La figura 1.9 muestra cmo puede emplearse para que
funcione como demultiplexor. La entrada de habilitacin E l ' se usa como
la entrada de datos 1, en tanto que las
otras dos entradas de habilitacin se
mantienen en sus estados activos. Las
entradas A2, Al, A. sirven como cdigo de seleccin. Para ilustrar la
operacin, supongamos que las entradas de seleccin son 000.
Con este cdigo de entrada, la nica salida que puede activarse es OO',
mientras que todas las otras salidas
estarn en ALTO, 00' pasar a BAJO
slo si El' cambia a BAJO y ser AL-

*
-

Fascculo 6. DlSTRlBUClON DE DATOS Y LOGICA SECU


"-.'

T O si El' cambia a ALTO. Dicho de planta industrial donde debe vigilarse


otra manera, 00' seguir la seal en el estado abierto/cerrado de muchas
El' (la entrada de datos 1 ) mientras puertas de acceso. Cada puerta controla el estado de un interruptor,
todas las otras salidas permanecen en
siendo, adems, necesario presentar
ALTO. En forma anloga, un ciclo de
de manera visual el estado de cada
seleccin diferente aplicado a A2, Al
uno sobre varios LED que estn
y A. ocasionar que la salida corres- montados en un panel de vigilancia
pondiente siga la entrada de datos 1. remoto, que se encuentra en la estaLa misma figura 1.9 muestra las cin del guardia de seguridad.
Una manera de lograr esto, sera
formas de ondas comunes para el caso donde A2, Al y Ag sean igual a 000 tender un cable de seal, desde el inselecciona la salida 00'. Para este ca- terruptor de cada puerta hasta el
so, la seal de datos aplicada en El' es LED que se encuentra en el panel.
Esto requerira tender muchos alamtransmitida hacia OO', mientras que bres a travs de grandes dfstancias.
las dems salidas permanecen en su Una mejor solucin que, adems, reestado inactivo.
duce la cantidad de alambres que van
Para darnos cuenta de la utilidad hacia el panel central, es utilizar una
que puede llegar a tener estos circui- combinacin multiplexor/demultitos, consideremos el caso de un siste- plexor.
ma de vigilancia y seguridad para una
La figura 1.10 muestra un sistema

74HC151

74L5138

MUX
DEMUX

Puerta O

On
Puerta 6

Puerta 7

Reloj

Figura 1.10

que puede manejar ocho puertas, pe- presenta al 80, y el grupo de 4 bits a
ro la idea bsica puede extenderse a la derecha representa al 7. Esto es, el
cualquier nmero de stas.
grupo de la izquierda tiene un peso
de 10 y el de la derecha tiene un peso
de 1. Dentro de cada grupo, el peso
binario de cada bit es como sigue:

CONVERSORES
DE CODIGO
En esta seccin examinaremos algunos mtodos del uso de circuitos
lgicos combinacionales para convertir de un cdigo a otro.

Convemin de BCD a binario


U n mtodo de conversin de BCD
a cdigo binario utiliza circuitos sumadores. Este proceso de conversin
bsica se lleva a cabo de la siguiente
manera:
El valor o peso de cada bit en el nmero BCD se representa mediante u n
nmero binario.
Se suman todas las representaciones
binarias de los pesos de los bits que son 1
en el nmero BCD.
El resultado de esta suma es el equivalente binario del nmero BCD
Los nmeros binarios que representan a los pesos de los bits BCD, se suman
para producir el nmero binario total
Examinaremos un cdigo BCD de
8 bits (uno que represente a un nmero decimal de 2 dgitos) para entender la relacin entre binario y
BCD. Por ejemplo, ya sabemos que
el decimal 87 puede expresarse en
BCD como 1000 O1 11
El grupo de 4 bits a la izquierda re-

El equivalente binario de cada bit


BCD, es u n nmero binario que representa al peso de ese bit dentro del numero
BCD total. Esta representacin se da en
la figura 1.11.
Si las representaciones binarias para los pesos de todos los 1 en el nmero BCD se suman, el resultado es
el nmero binario que corresponde al
nmero BCD.
Con este procedimiento bsico en
mente, determinemos cmo puede
ejecutarse el proceso con circuitos lgicos. Una vez determinada la representacin binaria para cada 1 en el
nmero BCD, pueden usarse los circuitos sumadores para sumar los 1's
en cada columna de la representacin
binaria. Los 1's ocurren en una columna dada slo cuando el bit BCD
correspondiente es un l. La ocurrencia de un 1 BCD puede, por lo tanto,
usarse para generar el 1 binario apropiado en la columna apropiada de la
estructura del sumador. Para manejar
un cdigo BCD de dos dgitos decimales (dos dcadas), se requieren
ocho lneas de entrada BCD y siete
salidas binarias. (Se necesitan siete

y no hay posibilidad de
un acarreo de entrada,
Digito de unidades
BCD
de manera que es siificiente una conexin directa desde el bit A. de
la entrada BCD, a la
salida binaria menos
significativa. E n la columna "2" de la
a repre-,
sentacin binaria, la
posible ocurrencia de
dos 1 puede aco~nodarse sumando el bit Al y
el bit BO del nmero
BCD. En la columna
"4" de la representacin binaria, la posible
aparicin de dos 1 se
maneja sumando el bit
Salida binaria de 7 Bits
Figura 1.1 1 AZ y el bit B 1 del nmero BCD. En la cobits binarios para representar nme- lumna "8" de la representacin binaros hasta el 99).
ria, la posibilidad de los tres 1s se maSi observamos la figura l. 12, nota- neja sumando a los bits A3, Bo y B2
remos que la columna " 1" (LSB) de la del nmero BCD. E n la columna
representacin binaria tiene slo un 1 " 16", se suman los bits B y B 3 .
Digito de decenas
BCD

Figura 1.12

(1)
Al

Binario

Dgito
de
unidades
Binario
Digito
de 2 bits
decenas
Conversor BCD a binario
de 6 bits 74181

Conversor de binario
a BCD de 6 bits 74185

Unidades

En la columna " 32 ",slo es posible un 1, de manera que se suma el bit B2


al acarreo de la columna
16". En la columna "64",
slo puede ocurrir un 1,
de manera que se suma el
bit B3 al acarreo de la co-

Figura 1.13
Suma de 2 bits

Suma de 3 bits

It

todava menor. An as, cuando oculumna "32". En la figura 1.11 se rre un error que no se ha detectado,
muestra un mtodo para habilitar es- puede ocasionar serios problemas en
tos requerimientos con sumadores de un sistema digital.
cuatro bits.
El mtodo de paridad de deteccin
de errores agrega un bit de paridad a
un grupo de bits de informacin para
hacer el nmero total de 1s par o impar (dependiendo del sistema).

GENERADORES Y
CHECADORES DE PARIDAD
En muchos casos pueden ocurrir
errores mientras se transfieren datos
digitales de un punto a otro dentro de
un sistema digital, o mientras los datos se transmiten de un sistema a
otro. Los errores se convierten en
cambios no deseados en los bits que
forman la informacin codificada; esto es, un 1 puede cambiar a O de O a
1, debido a fallas de los componentes
o ruido elctrico. En la mayora de
los sistemas digitales, la posibilidad
de que ocurra un error de incluso un
slo bit es muy pequea, y la posibilidad de que ocurra ms de uno, es

Lgica de paridad
Para revisar o generar la paridad
apropiada en un cdigo dado, puede
usarse un principio bsico:
La suma (sin tomar en cuenta acarreos) de un nmero par de 1 es siempre 0, y la suma de un nmero impar
de 1 es siempre 1.
Por lo tanto, para determinar si un
dato es par o impar, se suman todos
sus bits.
Como recordar, se puede generar
la suma de dos bits mediante una
compuerta OR exclusiva. La suma de
tres bits puede formarse mediante
dos compuertas OR exclusivas conectadas como se muestra en la figura
1.13 , y as sucesivamente.

'-CIR~UITOS

SECUENCIALES

CIRCUITOS SINCRONOS Y ASINCRONOS


FtlP-FtOPS
TEMPOR IZADORES

LOS CIRCUITOS
SECUENCIALES
Los circuitos lgicos que hemos
estudiado hasta el momento son de
tipo combinacional, es decir, aquellos
que, dependiendo de una entrada determinada, entregan a su salida una
combinacin especfica que se mantiene slo mientras la seal de entrada est presente.
Los circuitos combinacionales resuelven una amplia gama de problemas en los que slo basta contemplar
los estados presentes para producir
una o varias salidas. Sin embargo,
cuando se emplean en aplicaciones
complejas, por ejemplo donde se requiere considerar los estados anteriores a los presentes para generar una o
varias salidas, son necesarios dispositivos de memoria para determinar el
estado siguiente de salida.
En estos caso lo mejor es recurrir

al uso de los circuitos lgicos secuenciales, que no son ms que una combinacin de un circuito combinacional y circuitos de memoria. En estos
circuitos, a diferencia de los combinacionales, las seales de salida dependen del estado del dispositivo de
memoria y de las entradas presentes.
En la figura 2.1 se muestra un diagrama a bloques de un circuito secuencial; note que consiste de un circuito combinacional al cual se le conectan dispositivos de memoria para
formar un camino de retroalimenta-

Diagrama a bloques de un circuito secuencia1

Figura 2.1

rctico de ELECTRONICA D l G l T A L

cin. Dichos dispositivos almacenan


la informacin binaria, la cual, tras un
tiempo determinado, define el estado
de salida del circuito secuencial, mismo que recibe la informacin binaria
de las entradas externas. Junto con el
estado presente de los dispositivos de
memoria, estas entradas determinan
el valor binario en las terminales de
salida, as como el cambio de estado
de los dispositivos de memoria.
Tambin se puede observar que las
salidas externas de un circuito secuencial se colocan en funcin de las
entradas externas y de los dispositivos
de memoria. A su vez, el estado siguiente de los dispositivos se coloca
en funcin de las entradas externas y
del estado presente de las salidas del
circuito. Es por ello que un circuito
secuencial se analiza mediante una tabla de verdad en la que se representa
una secuencia de las entradas, los estados internos y las salidas.

CIRCUITOS SNCRONOS
Y AS~NCRONOS
Hay dos tipos de circuitos secuenciales: sncronos (sincrnicos) y asncronos (asincrnicos). Los circuitos
secuenciales sncronos son aquellos
cuyo comportamiento puede especificarse en una tabla para cada momento dado de tiempo, y dado que
los momentos se definen a travs de
una seal de frecuencia fija, entonces
cada evento sucede durante un pulso

de esta seal. En cambio, el comportamiento de los circuitos lgicos secuenciales asncronos, est definido
por el orden en el que cambian las seales de entrada y puedan ser afectadas en cualquier instante dado de
tiempo.
Los dispositivos de memoria utilizados comnmente en los circuitos
secuenciales son mecanismos retardadores de tiempo, su capacidad de
almacenamiento se debe a que la seal tarda cierto tiempo para propagarse a travs de un dispositivo lgico. En la prctica, el retardo dentro
de una compuerta lgica es de una
duracin suficiente como para producir un efecto cclico de memoria.
Por otra parte, los asncronos presentan muchas dificultades para el diseador, entre ellas el problema de
inestabilidad debido a la retroalimentacin entre las compuertas lgicas
que lo forman, ya que nunca se sabe
en qu momento llegarn las seales
de varios puntos al mismo tiempo, ni
qu efecto tendrn stas sobre el resultado en las salidas. Por esta razn
su uso no es muy comn, en comparacin con los sistemas sncronos.

Circuito temporizado
En un sistema secuencial sncrono
se usan amplitudes fijas tales como
niveles de voltaje para las seales binarias y la sincronizacin de los procesos se logra mediante dispositivos
de tiempo. Por ejemplo, un circuito
llamado generador maestro de tiempo (reloj), genera un tren de pulsos,
en donde cada pulso tiene un perodo

y frecuencia fijos y todos


Circuito bsico de un Flip-Flop utilizando compuertas NOR
los eventos se realizan sTabla de verdad
lo cuando aparece alguno
Estado
de estos pulsos.
anterior
Los pulsos de reloj se
Estado
distribuyen a travs de toindeterminado
X
do el sistema digital, de
S1
Figura 2.2
modo que los elementos
de memoria slo son afectados por las seales externas cuando se presenta Circuito bsico de un Flip-Flop utilizando compuertas NAND
un pulso de sincronizao
X
Tabla de verdad
cin. Generalmente, los a cero)
Estado
pulsos de sincronizacin
indeterminado
se aplican a los circuitos
mediante una compuerta
X
Estado
(puesta
anterior
AND, es decir, que las se- a uno)
ales externas y los pulsos
Figura 2.3
de sincronizacin afectarn al circuito cuando ambas seales l. Hay muchas formas de almacenar
estn presentes. A los circuitos se- el bit dentro del flip-flop, de ah que
cuenciales sncronos que slo cam- haya una gran variedad de ellos.
bian el estado de un dispositivo de
Flip-Pop bsico
memoria cuando est presente un
U n flip-flop puede construirse utipulso de reloj, se les denomina circuilizando dos compuertas NAND o
tos temporizados.
dos compuertas NOR, pero a partir
de un circuito bsico se pueden construir circuitos de este tipo con mayor
complejidad. En las figuras 2.2 y 2.3
CIRCUITOS BASCULANTES se muestran los circuitos bsicos para
O FLIP-FLOPS
formar un flip-flop utilizando compuertas NAND y NOR. La conexin
Los elementos de memoria que se de acoplamiento intercruzado de la
utilizan en los circuitos secuenciales salida de una compuerta a la entrada
temporizados se llaman flip-flops; es- de la otra, forma un camino de retos dispositivos son celdas binarias troalimentacin. Por esta razn, estos
capaces de almacenar un bit de infor- circuitos bsicos se consideran circuimacin; tienen dos entradas, una pa- tos secuenciales asncronos. Al flipra el valor normal y otra para el valor flop que tiene dos salidas indicadas
complemento del bit almacenado en como X y X' , y dos entradas indica.
I

-- -

Curso
prctico de ELECTRONICA D l G l T A L
"--

das como S (Set = poner) y R (Reset


= reponer), se le conoce como flipflop RS o Latch RS.
Veamos un ejemplo tomando como base la figura 2.2; para iniciar, supongamos que la entrada S est en 1
y que la entrada R est en O. Como la
compuerta B tiene una entrada de 1,
su salida X' (X negada) debe ser O, lo
cual coloca a ambas entradas de la
compuerta A en O, provocando que la
salida X sea de 1. Cuando la entrada
S es puesta a O, entonces las salidas
permanecen sin cambio, ya que la salida X permanece en estado l , dejando la entrada de la compuerta B en l.
Esto causa que la salida X' permanezca en O, y por consecuencia, que ambas entradas de la compuerta A sigan
en O y la salida X ser 1. Sin embargo, si aplicramos un 1 en la entrada
R, la salida X cambiara a O y tambin
la salida X' cambiara a 1.
Entonces, podemos decir que un
flip-flop tiene dos entradas para controlar el estado de salida, y que siempre las salidas son complementarias
entre s

Si X = O
Si X = 1

entonces X' = 1
entonces X' = O

los diseadores se aseguran de nunca


aplicar dos 1 a ambas entradas de un
flip-flop al mismo tiempo.
Ahora vemos un ejemplo utilizando
el diseo del circuito de la figura 2.3
El circuito flip-flop bsico opera con
ambas entradas, normalmente en 1, a
no ser que el estado del flip-flop tenga que cambiarse, es decir, que trabaje con lgica negativa. La aplicacin
de un O momentneo a la entrada S,
causar que X cambie a 1 y X' a O, haciendo que el flip-flop de estado O a 1.
Despus de que la entrada S vuelva a
1, si se aplica un O momentneo en la
entrada R, esto causar la transicin al
estado de reset o borrado.

Nota:
En ocasiones empleamos la notacin X' para sealar la salida negada
de X y en otras ocasiones utilizamos la
simbologa X para dicho propsito,
esto es porque suelen emplearse ambas formas para sealar la misma variable de entrada o salida.

FZip-flop RS temporizado
El circuito flip-flop bsico es un
circuito secuencia1 asncrono. Agregando compuertas a las entradas del
circuito bsico, puede hacerse que el
flip-flop slo responda a los niveles
de entrada durante los estados ALT O S de los pulsos del reloj (CP). El
flip-flop RS temporizado mostrado
en la figura 2.4 consiste en un flipflop bsico N O R y dos compuertas

Ahora bien, cuando se aplica un 1 a


las dos entradas del flip-flop, las dos
salidas (X y X') se ponen en O, esta
condicin viola el hecho de que las
salidas X y X' son complementarias
entre s. El estado resultante de esta
condicin es indeterminado, por eso AND.
Las salidas de dos compuertas
se indica en la tabla de verdad con
una letra X, adems, por esta razn, AND permanecen en O, mientras el

Circuito bsico de un FlipFlop RS temporizado

Figura 2.4
Nota:
Durante los estados indicados
con (-) las salidas se mantienen
sin cambio, conservando el dato
anterior.
Durante los estados indicados
con XX no se sabe cual ser el
resultado de salida, por lo tanto
no se deben usar.
Las salidas slo cambian si CP=1

pulso del reloj sea 0, independientemente de los valores de las terminales


de entrada S y R. Cuando el pulso del
reloj vaya a 1, la informacin de las
entradas S y R llega al flip-flop bsico. El estado de puesta a 1 se logra
cuando S es 1, R es O y C P es l. Para
cambiar al estado de puesta a O, las
entradas deben ser S en O, R en 1 y
C P enl. Con la entrada S en 1 y R en
1, la ocurrencia de los pulsos de reloj
causar que ambas salidas vayan momentneamente a O. Cuando se quite
el pulso, el estado de salida del flipflop ser indeterminado, pues depender si la entrada de puesta a 1 o la de
puesta a O del flip-flop bsico, permanezca mayor tiempo antes de la transicin a O al final del pulso.
E n la tabla de verdad se resume la
operacin del fl+-flop en forma de tabulado. X e s el estado binario del&-flop en
u n tiempo dado (refirindose al estado
presente), las columnas S y R dan los valores posibles de las entradas.
El smbolo esquemtico del flipflop RS temporizado se muestra en la
figura 2 .S; observe que tiene tres entradas: S, R y CP. Algunas veces la
entrada C P no se escribe dentro del
recuadro debido a que se reconoce
fcilmente por un pequeo tringulo.

Smbolo esquemtico del Flip-Flop RS temporizado

Figura 2.5

El tringulo es un smbolo para el indicador dinmico y denota que el


flip-flop responde a una transicin
del reloj de entrada, o al flanco de subida de una seal de un nivel BAJO a
un nivel ALTO.
Las salidas del flip-flop se marcan
con X y X' dentro del recuadro, aunque se pueden utilizar literales distintas. El estado del flip-flop se determina por el valor de su salida normal X.
Si se desea obtener el complemento
de la salida normal, no es necesario
usar un inversor, ya que el valor complementado se obtiene directamente
de la salida X'.
Flip-Jtop tipo D
El flip-flop D, mostrado en la figura 2.6, es una modificacin del flipflop RS sincronizado. Las compuertas NAND A y B, forman el flip-flop

m
- .-.

Curso prctico de ELECTRONICA


D. .........-m.-.l G l T A L "-.~
.........
...........V.....

....

"""

Figura 2.6
Circuito lgico para un Flip-Floptipo D
D
Tabla de verdad

...

Para estos
estados se
mantiene el
......... valor animulado
en el Flip-Flop

CP

...........

bsico y las compuertas C y D, las


modifican para conformar el flip-flop
RS temporizado. La entrada D va directamente a la entrada RS y su complemento se aplica a la entrada R, a
travs de la compuerta E. Mientras
que el pulso de reloj de entrada sea O,
las compuertas C y D presentarn 1
en sus salidas, independientemente
del valor de las otras entradas. Esto
cumple con el requisito de que las dos
entradas del flip-flop bsico NAND
permanezcan inicialmente en el nivel
de 1.
La entrada D se comprueba durante el pulso de reloj. Si es 1, la salida de
la compuerta C va a O, cambiando el
flip-flop al estado de puesta a 1 (a no
ser que ya est en esa condicin). Si el
pulso de reloj es O, la salida de la
compuerta D va a O, cambiando el
flip-flop al estado de borrado.

Si D = 1 entonces la salida X = 1
Si D = O entonces la salida X = O

El inversor agregado reduce el nmero de entradas de dos a uno. Este


tipo de flip-flop se llama, algunas veces, bloqueador D con compuertas o
flip-flop de bloqueo. A la entrada C P
se le da a menudo la designacin variable C, para indicar que esta entrada habilita el flip-flop de bloqueo para que los datos entren al mismo.
El smbolo esquemtico para este
circuito se muestra en la figura 2.7.
La versin comercial del flip-flop tipo D se expende con la matrcula
74LS74A, la asignacin de terminales, smbolo lgico y diagrama interno esquemtico para este circuito integrado se muestran en la figura 2.8.
Observe que el circuito cuenta con
dos entradas adicionales; las cuales,
controlan la puesta a 1 y a O para cada

El m-flop tipo D recibe su nombre


por la habilidad de tranmitir "datos" a
otro fiip-flop. Es bsicamente un j?@-flop
RS con un inversor en la entrada R; es
decir, lo que se ponga en la entrada del
flip-flop D, s e d lo que se obtenga a la salida.

Smbolo
esquemtico
para un
Flip-Flop
tipo D

Figura 2.7

-i?cJ-

... " -

Figura 2.8

Asignacin de terminales para el circuito 74LS74A


Diagrama lgico para cada Flip-Fiop
Flip-Flop tipo "D"
Set

Borrar

Reloj

"CC = PIN 14
GND = PIN 7

Smbolo Igico

Tabla de verdad para el CI 74LS74A

Modo de operacin
p..p-.p
.

-.

p
.

SET
RESET

Carga 1 (SET)
Carga O (RESET)

Tabla 2.1

Entradas

Salidas

1 - 1

1 0 1

se aplica un O a la terminal CD' y un


1 en la terminal SD', independientemente del pulso de reloj. U n estado
indeterminado ocurre cuando las entradas CD' y SD' estn puestas en O,
ya que durante el estado de puesta a O
ambas salidas estarn en 1, pero una
vez que alguna de las dos entradas
cambia, entonces es impredecible
cul ser el estado final de la salida X.
Finalmente, el modo carga 1
(SET) sncrono se presenta cuando
en la entrada D existe un 1 y las entradas SD' y CD' estn tambin en 1;
as, cuando se suceda el pulso de reloj, la salida X aparecer igual a 1. En
el estado de carga O (Reset), se sucede cuando las entradas CD' y SD' se
encuentran ambas puestas a 1, y la
entrada D est a 0, entonces, al presentarse el pulso de reloj, la salida X
automticamente se pondr a O.

flip-flop. Note que la salida X' se indica reiteradamente dentro del diagrama, mediante una burbuja tipo NOT
Aunque la circuitera interna parece
ms compleja, en realidad, es la forma
simplificada para este circuito.
En la tabla 2.1 se muestran las condiciones de operacin para el circuito
74LS74A. Como se puede observar,
un 1 en la terminal CD' y un O en la
terminal SD', obliga al flip-flop a ponerse en 1 independientemente del
pulso de reloj y de la entrada D, a esF1Zp-flops D del 74LS73
te estado se le conoce como SET.
En la serie 74 de TTL hay una
El estado RESET, sucede cuando gran variedad de modelos de flip-

Figura 2.9

Vcc = PIN 20
GND = PIN 10

flops, de ellos incluimos una versin


adicional del tipo D. El circuito
74LS3 73, (figura 2.9), incluye ocho
flip-flops dentro del mismo empaque, cada uno con una entrada D independiente y con una salida O independiente.
Todos los flip-flops se temporizan
mediante la entrada LE, adicionalmente, para todos, la salida dispone
de una funcin llamada tercer estado,
la que al activarse pone las salidas en
estado de alta impedancia.
Una analoga de esto sera como si
se desconectaran fsicamente las terminales de salida del circuito subsecuente y as controlar que el circuito

integrado muestre sus datos o no. A


este circuito integrado se le conoce
con el nombre de Latch y es utilizado
para almacenar de manera temporal 8
bi ts.

FZip-flop J K
U n flip-flop JK es una versin mejorada del flip-flop RS, ya que el estado indeterminado del tipo RS queda
solucionado al definirse en el tipo JK.
Las entradas J y K se comportan como las entradas S y R respectivamente, para poner a 1 O al flip-flop. (En
este tipo de circuito, la letra J se usa
para la entrada de puesta a 1 y la letra
K para la entrada de puesta a O).

Figura 2.10

Circuito lgico para un Flip-Flop JK


Tabla de verdad caracterstica

Se mantiene
sin cambio

t--

Se invierte
el contenido
Nota: ' es igual a cualquier valor

Cuando ambas entradas se aplican a J


y K simultneamente, el flip-flop
cambia a su estado de complemento.
En el diagrama de la figura 2.10, la
salida X se aplica con K y C P a una
compuerta AND, de tal manera que
el flip-flop se pone a O"(c1ear) durante un pulso de reloj; esto nicamente
cuando X previamente fuera 1. De
manera similar, la salida X' se aplica
con J y una compuerta AND, por lo
que el flip-flop se pone a 1 con un
pulso de reloj, slo si X' previamente
estaba en 1.
Como podr observar en la tabla
de verdad, el flip-flop JK se comporta como un flip-flop RS excepto
cuando J y K son 1.
Cuando J y K son 1, el pulso de reloj se trasmite a travs de una compuerta AND, pero solamente en
aquella cuya entrada se conecta a la
salida del flip-flop y que sea igual a 1.
As, si X es 1, la salida de la compuerta AND superior se convertir en 1
una vez se aplique un pulso de reloj y
el flip-flop se ponga a O.
Pero, si X' esta en 1, la salida de la
compuerta AND se convierte en 1 y
el flip-flop se pone a 1. En cualquier

caso, el estado de salida del flip-flop


se complementa. El smbolo esquemtico para el flip-flop JK se muestra
en la figura 2.1 1.
Es importante mencionar que debido a la conexin de retroalimentacin del flip-flop JK, la seal CP que
permanece en 1 (mientras J y K estn
en 1) causar transiciones repetidas y
continuas de las salidas, aun despus
de que stas hayan sido complementadas. Para evitar esta operacin indeseable, los pulsos de reloj deben tener un tiempo de duracin menor
que la demora de propagacin a travs del flip-flop. Esta es una restriccin, ya que la operacin del circuito
depende del ancho de los pulsos. La
restriccin del ancho del pulso puede
ser eliminada con un maestro/esclavo
o una construccin activada por el
flanco.

Smbolo
esquemtico
para un Flip-Flop
tipo JK

Figura 2.1 1

KI-

791: ]

Smbolo lgico

Diagrama
I

l3

CLOCK (CP)

13 lo -

cD

VCC = PIN 4
GND =PIN 11

Clock (CP)

Tabla de verdad
Entradas

Modo de operacion

Salidas

Reinicio (Borrador)

Inversin

Carga "O" (Reset)

Carga "1 " (SET)

Guarda (Hold)

El contenido del
Flip-Flop se
invierte

Figura 2.1 2

E n la figura
Figura 2.13
2.12A se muestra
O Smbolo esquemtico
O Diagrama lgico equivalente
para un Fli&Flop tipo "T"
la versin co- I
mercial de un
Tabla de verdad
circuito flip-flop
JK, que se fabrica con la matrcula
74LS73.
Dentro del circuito integrado
encontramos dos flip-flops, en la mis- JK al cual se le unen las dos entradas.
ma figura se indica la asignacin de El nombre T se deriva de la capaciterminales, el diagrama lgico equi- dad del flip-flop de variar (toggle) o
valente, su tabla de verdad caracters- cambiar de estado. Y es que, sin imtica, as como los tipos de encapsula- portar el estado presente del flipflop, ste asume el estado de compledo disponibles para este circuito.
mento cuando ocurre el pulso de reloj, mientras que la entrada T est en
Flip-flap T
El flip-flop T es la versin de una lgica positiva. El smbolo esquementrada del flip-flop JK (figura 2.13). tico, del flip-flop T se muestran en la
El flip-flop T se obtiene de un tipo figura 2.13A.

DISPARO DE UN FLIP-FLOP
El estado de un flip-flop vara debido a un cambio momentneo en las
seales de entrada y de reloj. A este
cambio se le llama disparo (trigger
por su expresin del ingls) y a 1a
transicin que lo causa se le dice que
dispara ,el flip-flop.
Los flip-flops asncronos requieren
un disparo de entrada definido por
un cambio de nivel de seal. Este nivel debe regresarse a un valor inicial
(O en el flip-flop de compuertas NOR
y 1 en el flip-flop de compuertas
NAND) antes de aplicarle el segundo
disparo. Los flip-flops temporizados
se disparan por medio de pulsos. Un
pulso comienza a partir de su valor
inicial de O, luego adquiere por un
momento el valor de 1 y despus de
un corto periodo, regresa a su valor
inicial de O. El intervalo de tiempo
que ocurre desde la aplicacin del
pulso hasta que ocurra la transicin
de salida, es un factor crtico.
Como pudo observar en el diagrama de la figura 2.1, un circuito secuencial tiene un camino de retroalimentacin entre el circuito combinacional y los dispositivos de memoria. Este camino puede producir inestabilidad si las salidas de los flip-flops
cambian, mientras que las salidas del
circuito cornbinacional que van a las
entradas sean disparadas por el pulso
del reloj. El problema de tiempo puede ser prevenido si las salidas de los
flip-flops no cambian hasta que el impulso de entrada haya retornado a O.

Para asegurar tal operacin, un


flip-flop debe tener un retardo en exceso de propagacin de la seal, desde la entrada hasta la salida, con respecto al tiempo de duracin del pulso. Si el diseador depende totalmente del retardo de propagacin de las
compuertas lgicas, es probable que
este retardo sea muy difcil de controlar. Una forma de asegurar un retardo adecuado, es incluir dentro del
circuito del flip-flop una unidad de
retardo fsico que tenga un retraso
igual o mayor que la duracin del
pulso. As mismo, una buena forma
de resolver el problema de temporizacin por retroalimentacin, es hacer al flip-flop sensible a la transicin
del pulso, en vez de a la duracin del
pulso.
Un pulso de reloj puede ser positivo o negativo. Una fuente de reloj
positiva permanece en O durante el
intervalo entre los pulsos y va a 1 durante la ocurrencia de un pulso. El
pulso pasa por dos transiciones de seal: de O a 1 y el regreso de 1 a O. Como se muestra en la figura 2.14, la
Transiciones en los pulsos de reloj
Flanco positivo (de subida)
Flanco negativo

r
1

i
(de bajaaa)

Flanco negativo (de bajada)

ip-

1u1

Flanco positivo
(de subida)

@ Pulso negativo

Figura 2.14

transicin positiva se define como negativo. La activacin de los flancos


flanco positivo y la transicin negati- se logra diseando el flip-flop para
va como flanco 2egativo. Esta defini- ignorar un pico y dispararse con la
cin tambin se aplica a los pulsos ocurrencia del siguiente. Otra forma
de lograr el disparo de los flancos es
negativos.
Los flip-flops temporizados vistos el uso de un circuito maestro/esclavo
anteriormente, se disparan durante el o un flip-flop de disparo por flancos.
flanco positivo del pulso y el estado
de transicin comienza tan pronto
como el pulso alcanza el nivel 1. El
nuevo estado del flip-flop puede apaFLIP-FLOP
recer en las terminales de salida,
MAESTRO/ESCLAVO
mientras que el pulso de entrada sea
1 todava. Si las otras entradas del
Se construye con dos flip-flops seflip-flop cambian mientras que el
pulso es 1, el flip-flop empezar a res- parados. U n circuito sirve como
ponder a esos valores nuevos y puede maestro y el otro como esclavo y el
ocurrir un nuevo estado de salida. circuito completo se trata como un
Cuando esto pasa, la salida de un flip- flip-flop maestro/esclavo (figura
flop no puede ser aplicada a las entra- 2.15); observe que el circuito consiste
das de otro flip-flop cuando ambos en un flip-flop maestro, un esclavo y
sean disparados por el mismo pulso un inversor.
Cuando el pulso de reloj C P es O,
de reloj. Sin embargo, s se puede hacer que el flip-flop responda al flanco la salida del inversor es 1. Como el
positivo (o negativo) de transicin so- pulso de entrada de reloj del esclavo
lamente, en vez de la duracin total es 1, el flip-flop se habilita y la salida
del pulso, entonces se puede eliminar & es igual a Y, mientras que X' se
el problema de la mltiple transicin. iguala a Y'. El flip-flop maestro se inUna manera de hacer que el flip- habilita debido a que C P es O.
Cuando el pulso de reloj se conflop responda solamente al pulso de
transicin, es usar un acoplamiento capacitivo. En esta conDiagrama lgico de un Flip-flop maestro/esclavo
figuracin, se inserta un circuito
Y
RC (Resistencia y Capacitor) en
S
S
S
la entrada de reloj del flip-flop.
->Maestro
->- Esclavo
Este circuito genera un pico en
Y
respuesta al cambio momentR
A
R
neo de la seal de entrada. Un
CP
e
r;c
i
flanco positivo emerge de tal
circuito con un pico positivo, y
un flanco negativo con un pico Figura 2.15
~

Flip-flop JK ternporizado maestro/esclavo

hasta 8 forman el flip-flop esclavo. La


informacin presente en las entradas
J y K se transmite al flip-flop maestro
en el flanco positivo del pulso de reloj y se sostiene all hasta que el flanco negativo del pulso de reloj sucede,
despus de lo cual se permite pasar
hasta el flip-flop esclavo.
El reloj de entrada es normalmente O, lo cual mantiene las salidas de las
compuertas 1 y 2 en el nivel de 1, esto previene a las entradas J y K de
afectar al flip-flop maestro. El flipflop esclavo es del tipo RS y est temporizado con el flip-flop maestro, que
suministra las entradas, y con el reloj
de entrada invertido por la compuerta 9. Cuando el reloj es O, la salida de
la compuerta 9 es 1, de manera que la
salida X es igual a Y y X' es igual a Y'.
Cuando ocurre el flanco positivo
de un pulso de reloj, el flip-flop
maestro se afecta y puede conmutar
estados. El flip-flop esclavo se asla
durante el tiempo en que el reloj est
en el nivel 1, ello se debe a que la salida de la compuerta 9 suministra un
1 a ambas entradas del flip-flop bsico NAND de las compuertas 7 y 8.

Figura 2.17

Cuando el reloj de entrada regrese a


O, el flip-flop maestro se asla de las
entradas J y K, y el flip-flop esclavo
va al mismo estado del flip-flop
maestro.
Suponga que tiene un sistema digital que contiene .muchos flip-flops
maestro/esclavo, algunos de ellos con
sus salidas conectadas a las entradas
de otros, y que las entradas del pulso
de reloj a todos ellos estn sincronizadas (ocurren al mismo tiempo). Al
comienzo de cada pulso de reloj, algunos de los elementos maestros del
flip-flop cambian de estado, pero todos los flip-flops de salida permanecen en sus valores previos. Despus
de que el pulso de reloj regrese a O,
algunas de las salidas cambian de estado, pero ninguno de estos estados
nuevos tienen un efecto en cualquiera de los elementos maestros hasta el
siguiente pulso de reloj.
As, los estados de los flip-flops en
el sistema pueden cambiarse simultneamente durante el mismo pulso de
reloj, aunque las salidas de los flipflops se conecten a las entradas de
otros. Esto es posible porque el nue-

vo estado aparece en las terminales de


salida nicamente despus de que el
pulso de reloj haya cambiado a O. Por
tanto, el contenido binario de un flipflap puede trmsferirse al segundo y
el contenido del s e ~ n d al
o primero,
y ambas trasferencias ocurren durante el mismo pulso de reloj.
Antes del desarrollo de 10s flipflops disparados por flanco con poco
o sin requerimiento de tiempo de retencin, 10s problemas de temporizacin a menudo eran maneiados usan-

Durante el flanco positivo de la seal


de reloj, 10s niveles presentes de las
salidas de control @, J, K) se emplean para determinar la salida del
maestro.
Cuando la seal de reloj hace la
transicin hacia el nivel bajo, el estado del maestro se transfiere al esclavo
cuyas salidas son X y X'. De este modo, X y X' slo cambian despus de
cada flanco negativo de reloj. El flipflop maestro/esclavo trabaja de manera muy similar a los flip-flops disparados por flanco negativo, salvo

EL CIRCUITO DE ]RELOJ
la mav0r-s de las aplicaciones
de sistemas diatales es necesario sincronizar los procesos mediante un
circuito de reloj. el cual consiste en
un oscilador que genera una
de
forma cuadrada o rectangular, a partir de la cual se sincronizan todos los
circuitos del sistema.
~ ~un proceso
,
iniciar o terminar siempre que se presente el flanco
AP c i i h i A 9 de

la w a l

rle r ~ l n vi

r.1121-

te flanco. Hay muchos cir&tos electrnicos que pueden generar una seal de este tipo, desde un circuito oscilador astable con transistores, un
oscilador astable con compuertas 1gicas o con un circuito especializado
como el 555.

El c i ~ c u i t o555
El circuito 555 est disefiado para
producir seales de una duracin especfica, pero producir un inico pulso de disparo puede generar un tren
de ~ u l s o sindefinido, que depender5

mientras el reloj se encuentra en el de bajo costo, de muy fcil confi gurnestado alto, de lo contrario, puede cin y ensamble, este circuito es un
ocurrir una operacin impredecible. modelo ptimo para ser utilizado en
Este problema con los flip-flops los sistemas digitales.
Aunque no es difcil encontrar en
maestro/esclavo se ha resuelto con
una versin mejorada deno~ninada muchas de las aplicaciones comerciadato.

tivo temporizador, para aplicaciolies

de ELECTRONICA D

Figura 2.18

Diagrama esquemtico equivalente del oscilador 555 (reloj)

l
I

OPAMP como
comparadc

; 4,
Flip-Flop

Voltaje
de control

I
Buffer
de
salida

Disparo

Seal de
salida

'

I
I

Descarga

Tierra (-)

tipo DIP para

Transistor de

descarga Q1

en las cuales se requiere de una frecuencia muy precisa o altas frecuencias, es ms recomendable utilizar
circuitos osciladores a cristal. A continuacin describiremos al circuito
555 y la manera de utilizarlo en sus
dos modos de operacin para su uso
en circuitos digitales.
E n la figura 2.18 se muestra el diagrama funcional que muestra los
componentes internos de un temporizador 555. Los comparadores son
dispositivos cuyas salidas son ALTO
cuando el voltaje en la entrada positiva es mayor que el voltaje en la entrada negativa y BAJO cuando la entrada negativa es mayor que la entrada
positiva. El divisor de voltaje, formado por tres resistores de 5 kilohm,
proporciona un nivel de disparo de
1/3 de Vcc y otro de umbral de 2/3
de Vcc. Si fuera necesario, la entrada

de voltaje de control puede usarse para ajustar externamente los niveles de


disparo y de umbral a otros valores.
Cuando la entrada de disparo, normalmente en ALTO, cae momentneamente abajo de 2/3 de Vcc, la salida del comparador B conmuta de
BAJO a ALTO y estabiliza al flip-flop
RS, originando que la salida (terminal 3) cambie a ALTO apagando al
transistor de descarga Ql. La salida
permanecer en ALTO hasta que la
entrada de umbral, normalmente en
BAJO, exceda a 2/3 de Vcc y haga
que la salida del comparador A conmute de BAJO a ALTO. Esto restablece al flip-flop, haciendo que la salida regrese a BAJO y encienda al
transistor de descarga. La entrada externa RESET puede usarse para restablecer al flip-flop independiente
del circuito de umbral. Las entradas

de disparo y de umbral, se controlan un capacitor de desacoplo C2, para


por componentes externos para hacer evitar que el ruido inducido afecte a
que el circuito opere como monoes- los niveles de disparo y de umbral.
table o astable.
Antes de aplicar un pulso de disparo, la salida esta en BAJO y el transisUn circuito monoestable
tor interno de descarga Q1 est en(disparo zinico)
cendido, conservando al capacitor exSe conoce como oscilador mo- terno C1 descargado. Al aplicarse un
noestable a los circuitos capaces de pulso de disparo de lgica negativa, la
producir un nico pulso de salida, co- salida se hace ALTO y el transistor de
mo respuesta de un pulso de disparo descarga se apaga, permitiendo que el
de entrada. Para configurar al circui- capacitor C1 comience a cargarse a
to integrado 555 como oscilador mo- travs de R1. Cuando el capacitor C 1
noestable, se conectan un resistor y se carga hasta 1/3 de Vcc, la salida reun capacitor externos, como se mues- gresa a BAJO y el transistor Q1 se
tra en la figura 2.19. La anchura del enciende inmediatamente, descarpulso de salida se determina por la gando al capacitor C1. Como puede
constante de tiempo que se forma a ver, la tasa de carga de C 1 determina
partir de la resistencia R l y C 1, segn el tiempo en que la salida del circuito
permanecer en ALTO.
la siguiente frmula:

Duracin del pulso = l .1 R l C l

Un circuito oscilador astable

En la figura 2.20 se muestra el osLa entrada de voltaje de control, cilador 555, conectado para operar
generalmente no se usa y se conecta a como oscilador libre o astable. Observe que la entrada de umbral 6 est conectada ahora
Configuracin del circuito 555 como monoestable
a la entrada de disparo 2.
Los componentes externos
R l , R2 y C l forman la red
de temporizacin que establece la frecuencia de oscilacin de salida. El capaciPulso de
disparo
tor C2 de 0.0 lpF, conectaPulso de salida
do a la terminal de control
5, se usa estrictamente para
desacoplamiento y carece
de efecto sobre la operacin del circuito, de hecho,
Figura 2.19
en algunos casos puede
prescindirse de l.

l_J

Curso orctico de ELECTRONICA D I G I T A L

transistor. Como ya se indic, esta secuencia genera


Circuito integrado 555 como osctiaaor astable
una trayectoria de descarga
para el capacitor a travs de
R2 y del transistor.
El capacitor empieza
ahora a descargarse, originando que el comparador A
Seal ae saliaa
pase al estado BAJO. En el
m
momento en que el capacitor se descarga hasta 1/3 de
Vcc, el comparador B conmuta a ALTO, establecienFigura 2.20
do al flip-flop que hace que
la base de Q1 sea BAJO y
apague al transistor. PrinciInicialmente, al aplicarse la poten- pia entonces otro ciclo de carga y se
cia, el capacitor C1 est descargado y repite todo el proceso. El resultado es
el voitaje de disparo 2, est en O vol- una salida de onda rectangular, cuyo
tios. Esto origina que la salida del ciclo de operacin depende de los vacomparador l3 est en ALTO y la sa- lores de R1 y K2. La frecuencia de
lida del corriparador A en BAJO, obli- oscilacin puede calcularse mediante
garicio a que la salida del flip-rlop, y la siguiente frmula:
ta~nbienla base de (21, pasen a BAJO
mantenie~idoal transistor apagado.
Frecuencia = 1 .M/[(Rl+ 2R2) C l ]
Ahora, C l enipleza a cargarse a
travs de K1 y R2. Cuando el voltaje
Con la seleccin de K l y R2 puede
del capacitor alcanza el valor 1/3 de ajustarse el ciclo de operacin de la
Vcc, el comparador B conmuta a su salida. Como el C l se carga a travs
estado de salida BAJO, y cuando el de K1 ms R2, y-se descarga slo por
voltaje del capacitor alcanza los 2/3 K2, pueden alcanzarse ciclos de opede Vcc, el comparador A conmuta a racin que se aproximen a un mnimo
su estado de salida ALTO. Esto resta- de 50% si R2 es mayor que R l , de
blece al flip-flop hacienuo que la ba- forma que los Uempos de carga y desse de u1 pase a ALTO y encienda al carga son aproxirnadamrnte iguales.

En esta seccin describimos prcticas para que


se capacite y aplicaciones empleadas comnmente en electrnica digital

APLICACIONES
DE LOS MULTIPLEXORES
Los circuitos multzjdexores encaentran
numerosasy variadas aplicaciones en sistemas ddigitales de todos los tipos. Estas
aplicaciones incluyen seleccin y direccin
de datos, secuencia de operaciones, conversin de paralelo a serinl, generacin de
ondas y genemin de filnciones lgicas.
Analizaremos algunas de stas.

Conversin de paralelo a serial


Muchos sistemas digitales procesan datos binarios en forma

Convertidor de paralelo a serial.

Registro de almacenamiento

xo

(todos los bits simultneamente),


porque es ms rpido. Sin embargo,
cuando estos datos deben transmitirse a distancias relativamente largas, la
configuracin en paralelo es indeseable puesto que requiere un nmero
alto de lneas de transmisin. Por esta razn, los datos binarios que estn
en forma paralela, a menudo se convierten en forma serial antes de ser
transmitidos a un destino remoto.
Un mtodo para efectuar esta conversin de paralelo a serial, hace uso
de un multiplexor, como se ilustra en
la figura 3.1.

Reloj

10
11

Xl

12
x2

x3

13

'4

'

MUX
de 8
entradas

74HC 151

+z

'

o
XO

x1

x2

x3

x4

x5

x6

X7

Reloj
CLK

<
K ~1

Figura 3.

Los datos figuran en forma paralela en las salidas del registro X, son alimentados al multiplexor de ocho entradas. Se usa un contador de 3 bits
(el cual ser analizado ms adelante),
para ofrecer los bits del cdigo de seleccin S2, S1 y SO, durante el ciclo
de 000 a 111, cuando se apliquen pulsos de reloj. De esta forma, la salida
del multiplexor ser Xo durante el
primer periodo del reloj, X1 durante
el segundo periodo, y as sucesivamente. La salida Z es una forma de
onda que es una representacin serial
de los datos de entrada en paralelo.
Las formas de onda de la figura corresponden al caso donde X7, X6,
X5, X4, X3,

x2,X1, Xo = 10110101.

Este proceso de conversin emplea


un total de ocho ciclos de reloj. Observe que Xo (LSB) se transmite primero y X7 (MSB), al final.

dad sin necesitar simplificacin.


Cuando se usan con este fin, las entradas de seleccin se comportan como variables lgicas y cada entrada
de datos se conecta permanentemente en L T O o BAJO, segn se necesite para satisfacer la tabla de verdad.
La figura 3.2 ilustra la forma en
que un multiplexor de ocho entradas
puede usarse para implantar el circuito lgico que cumpla con la tabla de
verdad dada. Las variables de entrada
A, B y C se conectan a So, Sl y S2
respectivamente, de manera que los
niveles en estas entradas determinen
qu entrada de datos aparece en la salida 2. De acuerdo con la tabla de
verdad, se supone que Z es BAJO
cuando C B A es igual a 000.
Por tanto, la entrada del multiplexor 10 debe conectarse a BAJO. De
igual manera, se supone que Z es BAJ O cuando C B A es igual a 0 11, 100,
101 y 11O; de modo que las entradas
13,14,I5 y I6 deben estar conectadas

Generacin de finciones lgicas


Los multiplexores se pueden utili- tambin a BAJO. Los otros grupos de
zar para implantar hnciones lgicas condiciones CBA deben -producir que
directamente desde una tabla de ver- Z sea igual a 1, de manera que las entradas del multiplexor
11,I2 y I7 se conecten

Variables lgicas
de entrada

4z

= AEC+iieC

+ ABC

Figura 3.2

permanentemente a
ALTO.
Es fcil observar
que cualquier tabla de
verdad de tres variables puede implantarse con este multiplexor de ocho entradas.
Este mtodo de implantacin a menudo

es ms efectivo que el uso de compuertas lgicas separadas. Por ejemplo, si escribimos la expresin de la
suma de productos para la tabla de
verdad de la figura 3.2 tenemos:

NAND, para hacer un total de dos

CI. Existe un mtodo an ms eficiente para utilizar los multiplexores


con el fin de implantar hnciones lgicas. Este mtodo permite al diseador lgico utilizar un multiplexor con
Z = AB'C' + A'BC' + ABC
tres entradas de seleccin (por ejemRecuerde que B' es la negacin de plo, el 74HC 15 1)' para implantar una
B y C' es la negacin de C. Esto no funcin lgica con cuatro variables.
puede simplificarse ni algebraicamente, de manera que su implantaCircuito Zgz'co
cin de compuertas requerira tres
generador/checadou de paridad
INVERSORES y cuatro compuertas
En la figura 3.3 se muestra un cirCdigo correcto.
1

Impar

Bit de paridad

Salida 1 lmpar
0- correcta

o
1

Bits
datos

o
Salida

de

1 Par

o
Par

Error en el cdigo
lmpar

o
Bit de paridad

Salida 1 lmpar
1- error

Bits
de
datos

Par

Figura 3.3

)-

de ELECTRONICA D I
,"

Impar

Salida 1 Par

O+ correcta

Cdigo correcto

Salida 2 Impar

Salida 1 Par

O+ correcta
1

Par
Bit de paridad

O
Cdigo en error

cuito generadodchecador de 5 bits


tpico. Puede usarse tanto para determinar una paridad par como impar.
Cuando se usa como un checador de
paridad impar, se aplica un cdigo de
5 bits (4 bits de datos y 1 bit de paridad) a las entradas. Los cuatro bits de
datos estn en las entradas de la OR
exclusiva y se aplica el bit de paridad
a la lnea de entrada impar. Cuando el
nmero de los 1 en el cdigo de 5 bits
es impar, la salida E impar ser BAJO, indicando paridad apropiada.

Figura 3.4

Cuando hay un nmero par de 1, la


salida Z impar es ALTO, indicando
paridad incorrecta. Similarmente, las
revisiones de paridad par se ilustran
para condiciones de error y sin error
en la figura 3.4.
Como se muestra en la figura 3.5,
el mismo circuito puede utilizarse como un generador de paridad. Para la
paridad impar se aplica un dato de 4
bits a las entradas y la lnea impar se
mantiene en BAJO, conectndola a
tierra (figura 3.5A). Cuando el dato

Generacin de paridad impar

7
-

impar

Cdigo
de paridad
impar de
cinco Bits

Bit de

pandad
e l i d a 1 Impar
1

Bits
de
datos

Generacin de paridad par

Salida 1 Impar

Bits
datos

+-

Salida 1 Par

lmpar

Bit de
paridad

1
1

&digo
de oaridad

Figura 3.5

de 4 bits tiene un nmero par de 1, la


salida E impar es ALTO. Esta salida 1
es el bit de paridad impar y se combina con el dato de 4 bits para formar
un dato de paridad de 5 bits. De igual
modo se produce un bit de paridad O
cuando hay un nmero impar de 1 en
el dato de entrada.
La figura 3.5B muestra un ejemplo
del mismo circuito usado en un sistema de paridad par. Observe que en

este caso, la lnea PAR est conectada


a tierra. Este circuito lgico bsico
puede expandirse para acomodar
cualquier nmero de bits de entrada
agregando ms compuertas OR exclusivas.
Otro ejemplo de este tipo de circuito es el 74180. Este dispositivo
MSI particular puede usarse para
buscar paridad par o impar en un dato de 9 bits (ocho bits de datos y un

Descripcin de terminales para los circuitos integrados TTL 74LS28 y 74LS08

Figura 3.6

GND
Cuatro compuertas NOR de dos entradas

bit de paridad), o para generar un dato de paridad par o impar de 9 bits.


La operacin de la tabla de verdad
vara un poco de los circuitos bsicos
ms simples recin discutidos, pero el
principio es el mismo.

Prctica 1: El flip-flop RS
temporizado

Cuatro compuertas AND de dos entradas

das: S, que pone en 1 al flip-flop


cuando est presente la seal de reloj;
R, que lo pone en O cuando est presente la seal de reloj; y CP, que es la
terminal de entrada a los pulsos de
reloj. El flip-flop dispone de dos salidas indicadas como X y X', el estado
del flip-flop se indica haciendo referencia a que sus salidas X y X' son
complementarias entre s, y ofrecen
la ventaja de tener el ahorro de un inversor al tener la salida X'.

Objetivo
Comprobar las condiciones de
Procedimiento
operacin del flip-flop RS utilizando
l. En la figura 3.6 se muestran los
circuitos lgicos STL.
diagramas de asignacin de terminales para los circuitos 74LS28 y
Mate~ales
74LS08; recuerde que son disposi1 circuito integrado 74LS28
tivos tipo T T L y, por lo tanto, re1 circuito integrado 74LS08
quieren de un voltaje de alimenta3 apagadores un polo un tiro
cin de 5 voltios de corriente di5 resistores de 220 Ohms a 1/2 watt
recta.
1 diodo LED rojo
2. En la figura 3.7 se muestra el dia1 diodo LED verde
grama en la tablilla de prototipo
1 tablilla para prototipos
para formar un circuito flip-flop
Alambre telefnico
temporizado. Ensamble el circuito,
tenga cuidado al realizar las coneEn esta prctica comprobaremos la
xiones para evitar un corto circuito
operacin de un circuito flip-flop
o conexiones equivocadas.
temporizado, construido con compuertas NOR y AND. Recordemos 3. Ahora, con el circuito ensamblado,
pruebe la operacin del mismo.
que el flip-flop dispone de tres entra-

Circuito para formar un Fhp-Flap RS temporizado

Figura 3.7
Nota: Todas las resistencias a 220 n

Al positivo de la fuente (+5v)

Al negativo de la fuente (-)

Prctica 2: Comprobacin del


circuito integrado 74LS74A

fuente, esto permite comprobar la


entrada D y C P del flip-flop.
2. Ensamble el circuito indicado en la
Objetivo
figura 3.9 y compruebe cada una
Conocer la manera en que se polade las conexiones que realice para
riza un circuito integrado que contieevitar algn corto circuito.
ne flip-flops tipo D.
Funcionamiento
MaterZales
En los diodos L E D se podr ob1 circuito integrado 74LS74A
servar el estado de salida para X y X'.
Ponga a O la entrada D (cerrando el
4 resistores de 220 Ohms
2 diodos L E D
apagador D), luego aplique un pulso
a la entrada C P mediante el apagador
2 apagadores un polo un tiro
1 tablilla para prototipo
Diagrama esquemtico para comprobar el Flip-Flop del 74LS74
cable telefnico
Procedimiento
1. En la figura 3.8 se muestra
el diagrama esquemtico de
un circuito de prueba, en
donde se utiliza un flip-flop
tipo D del circuito integrado 74LS74A. Bsicamente,
las entradas CD' y SD' estn fijas al positivo de la

Figura 3.8

1
correspondiente (con el apagador D
en O pase a 1 y regrese a O en un segundo); observe que la salida X se
vuelve O y la salida X' se hace 1. Despus ponga el apagador D en 1 y aplique un pulso con el apagador CP, as,
la salida X se hace 1 y la salida X' se
hace O.
Prctica 3: El 555 como
oscilador astable

Nota: Todas las resistencias a 220 0

circuito generador de pulsos de frecuencia ajustable, controlable mediante la accin de un potencimetro. El circuito se basa en la configuracin de un circuito 55 5 como oscilador astable, este circuito ser utilizado en prcticas subsecuentes, en
donde se necesite de estos pulsos para observar el comportamiento de un
circuito.
Circuito oscilador con 555 d e frecuencia ajustable

Objetivo

7 .v.

Ensamblar un circuito generador


de pulsos.

Materiales
1 circuito integrado 555
1 diodo LED rojo (LD1)
1 tablilla para prototipos
1 potencimetro lineal a 1 Megohm (Rl)
1 resistencia de lkilohm a 112 Watt (R2)
1 resistencia de 22052 a 112 Watt (R3)
1 capacitor electroltico de 1pF (Cl)
Cable tipo telefnico
En esta prctica ensamblaremos un

_L

Figura 3.10

Diagrama pictrico del circuito oscilador astable

Figura 3.1 1

R1
Al positivo (+)

Al negativo (-)

Procedimiento
3. Para ensamblar el circuito oscila1. En la figura 3.10 se muestra el diador, guese en el diagrama de la figrama esquemtico para el circuito
gura 3.1 1, evite malas conexiones y
oscilador ajustable. Observe que
revselo antes de conectar la fuente
de alimentacin.
en la salida del circuito se ha colocado apropiadamente un diodo 4. Una vez ensamblado el circuito,
conecte la fuente de poder a 5 volLED, con el cual se puede obsertios y observe qu sucede con el
var cmo se comporta la seal de
diodo LED. Gire el vstago del
salida.
potencimetro para modificar el
2. La frecuencia se controla ajustando
valor de resistencia de R1 y as moel potencimetro R l y el circuito
dificar la frecuencia de la seal de
555 se alimenta con 5 voltios posisalida.
tivos.

Captulo

"
A
-

PROYECTOS

Proyecto 1: Alarma digital

Si se desea que la alarma suene


cuando se rompe el vidrio de una caObjetivo
sa, entonces de coloca una cinta espeConstruir un circuito de seguridad cial alrededor del vidrio; de tal manecon capacidad para controlar hasta 13 ra que, cuando se rompe el 'cristal,
elementos, utilizando circuitos y di- tambin se troza la cinta, esta ruptugitales combinaciones.
ra es utilizada para enviar un dato de
activacin al circuito digital, a su vez,
Materiales
el circuito digital activar a la seal
1 tablilla para prototipo
sonora, indicando que la seguridad ha
Cable telefnico
sido violada. Debido al nmero reduCable nmero 22
cido de componentes, el costo de la
Papel aluminio
construccin de este dispositivo es
1 apagador magntico (reed switch)
muy bajo, por lo que fcilmente pue1 circuito integrado 74LS 133
de ser implementada para su versin
1 circuito integrado 74LS 14
en un circuito impreso.
1 diodo LED rojo
1 buzzer para 12 voltios
Procedimiento
1 SCR C106B o el ECG5414
l . En la figura 4.1 se muestran el cir3 resistencias de 220 Ohms a 112 Watts
cuito completo para tablilla de
1 resistencia 1 kilohm a 112 Watts
prototipo del circuito de alarma,
1 resistencia 1 kilohm a 112 Watts
realice el circuito tal como se indica en la figura. Observe que slo se
han utilizado dos de las entradas de
Los circuitos digitales tienen miles
la compuerta NAND; es decir, que
de aplicaciones, por lo que uno pueslo se disponen de dos elementos
de sacar tanto provecho como su
de activacin. Estos elementos esimaginacin pueda. En la presente
tn formados por una cinta de paprctica mostramos la manera de
pel de aluminio que puede ser
construir una alarma sencilla, la cual
construida fcilmente recortando
se encargar de controlar hasta 13 acuna tira continua, la cual se adhiecesos al mismo tiempo, enviando un
re a la superficie del vidrio de la
mensaje sonoro cada vez que alguno
ventana que se desea proteger.
de los accesos es violado.

Circuito de alarma sencilla usando circuitos digitales

2. Cuando la ventana se rompe, la tira tambin, poniendo la entrada de


la compuerta a 1, esto produce impulso que pone en conduccin al
SCR, haciendo que el buzzer suene.
3 . El otro detector lo forma un apagador magntico, el cual se mantiene cerrado debido al campo
magntico producido por un imn
cuando ste est cerca;
+5v
pero cuando el imn se
aleja, entonces el apaga:
; 220 n
dor magntico se abre,
Cinta . ;
i
.
poniendo en 1 a la entrade
da de la compuerta y "minio
provocando la activacin
del SCR. Este tipo de
apagadores es utilizado
para detectar cuando una
puerta se abre.
4. El apagador magntico
se coloca fijo en algn
.

i.
!,

punto del marco de la puerta, en


tanto que el imn se fija sobre la
hoja de la misma, tratando de que
ambos dispositivos se mantengan
uno frente al otro. Cuando la puerta se encuentra cerrada, el apagador magntico est cerrado, cuando la puerta se abre, entonces el
imn se aleja del apagador magntico haciendo que este ltimo se
Diagrama esquemdtico de la alarma digital

Figura 4.2
j

---J

SCR

abra, provocando la activacin de los


Al positivo de la fuente (+).
circuitos sub\\
\\
secuentes.
5. En la figura
4.2 se muestra el diagrama esquemtico para el
circuito de la
alarma digital, es importante recalcar
Al negativo de la fuente (.)
que los elementos lgi1 capacitor de 0.001 Microfaradios (C5)
cos, como las compuertas, utilizan
1 capacitor de 4.7 Microfaradios (C6)
un voltaje positivo de + 5 voltios,
1 circuito integrado 555
en tanto que el SCR se alimenta
5 interruptores push-button miniatura
con un voltaje de + 12 voltios. En
paralelo al buzzer se ha puesto una normalmente abiertos
1 bocina de 8 Ohm
resistencia y un diodo LED, lo que
asegura un consumo de corriente
Procedimiento
continua una vez que el SCR ha siEn esta prctica mostramos la mado puesto en estado de conducnera de construir un pequeo sinteticin.
zador electrnico, el cual se forma a
partir de un circuito integrado 555,
Proyecto 2: Piano electrnico
en configuracin de oscilador astable.
Para lograr que el 555 genere difeObjetivo
Construir un oscilador astable de rentes tonos, se ha colocado un grupo de cinco capacitores de diferentes
varias frecuencias.
valores, los cuales son seleccionables
oprimiendo el interruptor corresponMateriales
diente. Con el ajuste del potencime1 potencimetro lineal de 100kQ (RI)
1 resistor de 1 kilohm a 112 Watt (R2) tro R1 se controla el tono de los sonidos. Ensamble el circuito siguiendo
1 capacitor de 0.1 Microfaradios (Cl)
1 capacitor de 0.05 Microfaradios (C2) las indicaciones anteriores, pero to1 capacitor de 0.01 Microfaradios (C3) mando como referencia el diagrama
1 capacitor de 0.005 Microfaradios (C4) que se ilustra en la figura 4.3.

CONTADORES
Y CIRCUITOS DE
ALMACENAMIENTO
DE DATOS

Curso prctico de ELECTRONICA


DIGITAL
.
,

CONTADORES
Y CIRCUITOS DE
ALMACENAMIENTO
DE DATOS
Captulo 1 :

CIRCUITOS CONTADORES . . , ,., . . . , , ,, , , , . , . ,., , . , 47

Captulo 2:

CIRCUITOS DE
ALMACENAMIENTQ RE DATOS , . . . . ,, . . . . , . 58
a

Captulo 3:
Captulo 4:

PROYECTO

u,,,,.,,..

. . . . S

,.,..,,, , .
a . .

. . , , . , m

,,, *

6 . .

,,,74

En esta seccin se estudian los contadores sncronos y asncronos, binarios y decimales. Tambin se detallan los registros de almacenamiento de datos, dando mayor importancia a los registros de desplazamiento que sern utilizados en proyectos futuros,
Como prctica se propone el armado de circuitos sincrnicos para
que pueda corroborar las unidades de cuenta,
En el captulo 4 se detalla el funcionamiento y armado de un frecuencmetro digital, proyecto diseado por Guillermo H. Gnecco y adaptado por Federico Prado.

CIRCUITOS CONTADORES

s y que, generalmente, no ocurren simultneamente. U n contador asncrono es aquel circuito en el cual los
flip-flops dentro del contador no
cambian de estado exactamente al
mismo tiempo, ya que no tienen un
pulso de reloj comn.

INTRODUCCION

En muchos procedimientos de la
vida cotidiana es necesario realizar
conteos; por ejemplo, contamos las
horas del da, el nmero de personas
que forman un grupo, hasta la cantidad de alimentos que comemos diaContador binario asnmono
riamente. Los sistemas digitales, as
de 2 bits
como muchas otras herramientas que
Como primera parte del estudio de
utiliza el hombre, tienen la funcin
de facilitar nuestras actividades, una los contadores, analizaremos un cirde stas, es precisamente la de contar. cuito contador de 2 bits que, ms
Los circuitos contadores se en- adelante, podr ser ampliado a la cancuentran, tanto en una mquina de tidad de bits que se desee. En la figuescribir elctrica (donde se encargan ra l. 1 se muestra el diagrama del conde controlar la posicin de la cabeza tador binario de 2 bits configurado
de escritura); como en un velocme- para trabajar en modo asncrono.
tro que cuenta el nmero de metros Observe que la seal de reloj est coque avanza un automvil; o
en un reloj (donde cuenta
Contador binario asncrono
el nmero de segundos,
Secuencia de
conteo del circuito
minutos, horas, das y meses que transcurren).

Contadores asnmonos
El trmino asncrono se
refiriere a un conjunto de
eventos que no tienen una
relacin temporal fija entre

RELOJ

-nnnn
(Seal de reloj)

Figura 1.1

urso prctico de ELECTRONICA D I G I T A L

gura 1.2). Observe cmo tras recibir


los pulsos de reloj, cambia el estado
de las salidas del flip-flop ya que ambos estn conectados para operacin
oscilante (al poner sus entradas J y K
en 1). Veamos cmo se comporta el
circuito ante la presencia de cada pulEl flip-flop A cambia de estado en so de reloj:
el flanco de subida -positiva de cada
Al presentarse el primer pulso de Epulso de reloj, mientras que el flip- loj, ambos &-flops se encuentran en O.
flop B slo cambia al disparrsele por La transicin de subida en el flip-flop A,
una transicin de subida positiva de la lo obliga a cambiar de XA en O a X A en
salida de X' del flip-flop A.
Debido al tiempo de retardo de 1, y de X P A en 1 a X'A en O.
Durante el segundo pulso de reloj, se
propagacin inherente a travs de un
flip-flop, una transicin del pulso de obliga a cambiar al$$-flop A de XA en
cronmetro de entrada y una transi- 1 a XA en O, pero recordemos que la tercin de la salida X' del flip-flop A,
minalXPAest conectada a la entrada de
nunca pueden ocurrir exactamente al
mismo tiempo. Por consiguiente, los reloj del f l i p - - p B, y que durante el sedos flip-flops no se disparan nunca si- gundo pulso de reloj pasa de O a l . Esta
multneamente, entonces podemos tmnsicin la recibe eljZip-flop B como sedecir que la operacin es asncrona. i i d de reloj, por lo que cambia de X B en
Si a este contador asncrono, se O a X B en l .
aplican los pulsos de reloj a la entraEn el tercer pulso de reloj, nuevada C P del flip-flop A y observamos la mente el &-flop A cambia durante la
salida X de cada Fip-flop, veremos transicin,y pasa del estado O al estado 1,
que se genera una serie de pulsos (fipor lo que los dos M-flops se en-

nectada a la entrada del cronmetro


(CP) del primer flip-flop (A).Al segundo flip-flop (B), lo dispara su misma salida X' (X' es X negada).

Diagrama de tiempos para el contador de 2 Bits

Figura 1.2

cuentran en estado l .
A l llegar el cuarto pulso de
reloj, el M-flop A conmuta de
nuevo de 1 a O, pero la variacin
de la terminal X'A de O a 1 obliga al@-flop a cambiar a su vez
de 1 a O.
Note que en el diagrama de
tiempos de la figura 1.2, se
ilustran las formas de onda y
las salidas X A y XB de manera
sincronizada con los pulsos de

reloj, indicando las vaContador binario de 3 Bits


Figura 1.3
riaciones que sufren
'Jcc
dichas salidas a. cada
momento. Aunque en
el diagrama parece
que las transiciones se
Seal de reloj
suceden de manera
de ehtrada
instantnea, en realidad hay un pequeo
retraso entre el flanco
de subida de la seal
de reloj y el cambio que se provoca cesitan 7 pulsos de reloj para compleen el flip-flop B. El efecto total de la tar la secuencia entera del contador
operacin en el circuito lo podemos iniciando en 000, hasta que alcanza
entender como el conteo desde el n- de nuevo el mismo valor.
mero binario O hasta el 3, siendo la
A los contadores asncronos se les
terminal de salida A el bit menos sig- denomina comnmente contadores
nificativo y la terminal de salida B el de rizo, porque cuando se aplica un
bit ms importante, tal como se indi- pulso de reloj en la terminal de entraca en la tabla de la figura l. l.
da correspondiente, el primer flipEl circuito cuenta realmente los flop reaciiona al flanco de subida, peprimeros tres pulsos de reloj, al llegar ro esta variacin no afecta de manera
el cuarto, los flip-flops reinician a su instantnea al segundo flip-flop de la
estado de O.
serie que forma al contador; esto es
debido al retraso en la propagacin
Contador binarz'o de 3 bits
del pulso a travs del primer flip-flop.
E n la figura 1.3 se muestra el diaEl mismo efecto se produce entre
grama esquemtico y la tabla con la el segundo flip-flop y el tercero, siensecuencia de conteo para un contador do ms acentuado desde el primero al
binario de 3 bits, la operacin bsica cuarto, al quinto o al ltimo de la sedel circuito es aproximadamente
rie. Mientras mayor sea el nmero de
igual a la del circuito analizado ante- flip-flops utilizados, mayor ser el re.
riormente,
excepto
Diagrama de tiempos para el contador de 3 Bits
que, debido a sus tres
Figura 1.4
flip-flops, tiene ocho
estados.
En la figura 1.4 se
muestra el diagrama
de tiempos para la
operacin de este circuito. Note que se ne-

Curso
-- - - prctico de ELECTRONICA D I G I T A L

traso que se produzca durante la


cuenta debido al retardo en la propagacin de la seal a travs del circuito.
Los contadores que hemos analizado hasta el momento, siguen una secuencia de conteo binaria, es decir,
que la cuenta aumenta hasta que todos los flip-flops del circuito alcanzan
el valor de 1, as, con un circuito de 4
flip-flops se podr contar hasta el nmero 15, con 5 flip-flops, se puede
contar hasta el nmero 3 1, y as consecutivamente. Pero si se desea que el
circuito cuente de O a 9 de manera
decimal, entonces debe utilizar un
circuito contador con 4 flip-flops ms
una compuerta de reinicio para el
momento en que se llegue al nmero
9.
En la figura 1.5 se muestra el circuito que corresponde a un contador
decimal; a este tipo de circuitos se les
conoce con el nombre de contadores
de dcada. Observe que en este circuito se utilizan las salidas X de los
flip-flops para a c t i ~ar la entrada de
reloj de cada uno de los flip-flops siguientes; esto se compensa debido a
que la entrada CP' se activa con el

flanco posterior de cada pulso de reloj. Observe que cada flip-flop cuenta con una entrada adicional llamada
RST, la cual se activa en estado BAJO
y permanece inactiva en estado ALT O ; entonces, cuando se presenta un
1 en los flip-flops A y D, es porque el
circuito ha alcanzado el valor de 9 decimal. Entonces, como se desea que
al siguiente pulso de reloj el contador
regrese a 0000, se coloca una compuerta NAND en las salidas B y D;
de modo que al pasar de 1001 (9) a
1010 (10) se da una orden Reset, y
para fines prcticos es como si pasara
directamente de 1001 a 0000.

El contador binario 74LS93A


El circuito integrado 74LS93A es
la versin comercial de un contador
asncrono de 4 bits (figura 1.6). Como se puede ver en el diagrama esquemtico equivalente, este dispositivo consiste en un flip-flop y un contador asncrono de 3 bits. Este arreglo le agrega flexibilidad en su uso;
por ejemplo, puede usarse como un
divisor entre dos si slo se usa el flipflop, o puede ser utilizado como un
contador de O a 7 binario, si nicaFigura 1.5

Circuito contador de dcada

vcc

"cc

"cc

Compuerta de reinicio

"cc

......................................

RST

........................

r--

N" '.

Seal de entrada

Figura 1.6
Descripcin del circuito integrado 74LS93
14

cpo

Diagrama lgico equivalente

Simbolo l@ico

74LS93

,2

NC = PIN 4.6, 7. 13

11

74LS93

NC- sm conexin

O=
=

Nmero de PIN
Vcc PIN 5
GND = PIN 10

mente se utiliza la seccin de contador de 3 bits. Adicionalmente, el circuito puede emplearse como un contador de O a 15 binario.

CONTADORES SNCRONOS

todos los flip-flops, debe utilizarse algn medio para controlar cuando un
flip-flop se dispare o permanezca
inalterado por un pulso de reloj. Esto
se logra haciendo uso de las entradas

J Y K-

En la figura 1.7 se muestra un


Temporizados
ejemplo de un contador paralelo, si
comparamos la configuracin de este
Uno de los principales problemas a circuito con la de su equivalente asnque nos enfreritamos al utilizar con- crono de la figura 9.5, notaremos las
tadores asncronos de rizo, son los re- siguientes diferencias:
trasos acumulados en la propagacin
Las entradas CP' de todos los JZipde las seales a travs de los flipflops, lo cual significa que no todos flops estn conectadas entre S( de modo
los flip-flops cambian de estado al que la seal de entmda de reloj se aplica
mismo tiempo cuando se presentan simultneamente a todos los Jlip-flops.
Slo el&-flp A, que es el bit menos
los pulsos de reloj.
Estas limitaciones pueden supe- signzficativo, tiene entradas J y K que e s t h
rarse fcilmente con el uso de conta- fijas a Vcc, es decic en el nivd ALTO,
dores sncronos o paralelos, en donde
Las entradas J y K de 10s demdsf2;Ptodos los flip-flops se disparn en for- flops son excitadas por aZguna combinama simultnea, es decir, en paralelo cin en las salidas de los propios @-flops.
por medio de los pulsos de reloj. Ya
El contador sncrono requiere de ms
que los pulsoslde entrada se aplican a circuitera que u n contador asncrono.

El principio bsico de operacin


del contador sncrono es el siguiente:
las entradas J y K de los flip-flops estn conectadas de forma tal que, slo
aquellos flip-flops que se supone
cambiarn de estado en una determinado flanco de bajada de reloj, tendrn J y K en 1 cuando se presente
dicha transicin.
A continuacin examinamos este
principio para cada uno de los flipflops con la ayuda de la tabla de verdad 1.1. Esta secuencia de conteo
muestra que el flip-flop A tiene que
cambiar de estado con cada flanco de
bajada. Por esta razn, sus entradas J
y K permanecen siempre en ALSO
para que el flip-flop cambie de estado
cada vez que se presente un flanco de
bajada en la seal de reloj.
La tabla de verdad del contador seala que el flip-flop B tiene que cambiar de estado con cada flanco de bajada mientras el flip-flop A est en 1.
Por ejemplo, cuando el conteo es
0001, el siguiente flanco de bajada
tiene que cambiar al circuito B hacia
el estado 1; cuando el conteo es 001 1,
el siguiente flanco de bajada tiene
que cambiar al circuito B hacia el estado O; y as sucesivamente. Esta operacin se logra conectando la salida
del circuito A con las entradas J y K
del flip-flop B; con ello J y K sern 1
slo cuando el circuito A est en 1.
La secuencia de conteo indica que
el flip-flop C tiene que cambiar de
estado con cada flanco de bajada que
ocurre cuando los circuitos A y B estn en 1. Por ejemplo, cuando el con-

de 4
guiente flanco de contador paralelo
Bits
bajada tiene que
cambiar el estado
del circuito C a 1;
cuando el conteo es
01 11, el siguiente
flanco de bajada
tiene que cambiar
el estado del circuito C a O; y as sucesivamente.
Esta
operacin est garantizada si se conecta la seal AB a
las entradas J y K
del flip-flop C.
Tabla 1.1
De manera similar, se observa que el flip-flop D tiene
que cambiar de estado con cada flanco
de bajada que ocurre mientras los circuitos A, B y C estn en 1. Cuando el
conteo es 01 11, el siguiente flanco de
bajada tiene que cambiar al circuito D
hacia el estado 1; cuando el conteo es
1111, el siguiente flanco de bajada
cambiar hacia el estado O. Esto se logra conectando la salida ABC a las entradas J y K del flip-flop D. El tiempo
total de respuesta de un contador sncrono como el de la figura 1.7 es igual
al tiempo que le toma a uno de los flipflops cambiar de estado ms el tiempo
necesario para que los nuevos niveles
lgicos se propaguen a travs de una
sola compuerta AND y alcancen las
entradas J y K. Esto es:

Retraso total = tiempo de retardo


delpip-pop + tiempo de retardo de la
AND

Contador binario de 4 Bits en el paralelo

al siguiente flip-flop del contador. U n contador paralelo


descendente puede construirse en forma semejante, es decir, utilizando las salidas invertidas del flip-flop para excitar las siguientes entradas J y
K. Por ejemplo, el contador
paralelo ascendente de la figura 9.8 se puede convertir en
un contador descendente conectando las salidas A', B' y C ' en lugar de A, B y C, respectivamente. El
contador realizar la siguiente secuencia cuando se apliquen los piilsos
de entrada (tabla 1.2).
Para formar un contador paralelo
ascendente/descendente se utilizan
las entradas de conteo ascendente y
conteo descendente para controlar si
las salidas normales o las salidas invertidas del flip-flop, alimentan a las
entradas J y K de los siguientes flipflop. El contador de la figura 1.8 es
un contador ascendente/descendente
de tres bits que contar de 000 hasta
111 cuando la entrada de control
conteo ascendente sea 1 y de 111 has-

Figura 1.7

L
+

Seal de reloj
de entrada

Este retraso total es el mismo sin


importar cuntos flip-flops estn conectados en el contador sncrono. En
comparacin con un contador asncrono con el mismo nmero de circuitos flip-flop, en un contador snci-ono, dicho retraso, generalmente
ser mucho menor. Ello se debe en
parte a que el contador sncrono tiene una circuitera ms compleja que
el asncrono.
Abundantes ejemplos de contadores sncronos de circuito integrado,
10s encontramos en las familias lgicas CMOS y TTL, algunos de los
ms comunes son el 74LS160/162 y
el 74HC l6O/l62; contadores sncronos de dcadas 74LS161/163
74HC 16VI63 y contadores sncronos de 4 bits.

CONTADORES SINCRONOS
ASCENDENTES Y
DESCENDENTES
U n contador de rizo puede contar
hacia abajo utilizando las salidas invertidas de cada flip-flop para excitar

Tabla 1.2

Reinicio de
la cuenta

Secuencia de conteo para el


contador descendente

rso prctico
"-

flops, de modo que el


contador cuenta haConteo
ascendente
cia arriba cuando se
Conteo
descendente
apliquen los pulsos.
La accin opuesta se
lleva a cabo cuando la
lnea de conteo asT I
cendente es igual a O
y la de conteo descendente es igual a 1.
(A y B dejaron pasar
las entradas J y K).
1
Los circuitos intee
grados 74LS190 y
m
Figura
1.8
Seal de reloj
74HC190 son dos de
los muchos contadota 000, cuando la entrada de conteo res sncronos ascendenteddescendentes.
descendente sea 1.
Un 1 lgico en la lnea de conteo
ascendente y un O en la de conteo
CONTADORES PREINICIABLES
descendente, habilita las compuertas
Muchos contadores sncronos (paAND 1 y 2, y deshabilita las compuertas AND 3 y 4. Esto permite que ralelos) que estn disponibles en cirlas salidas A y B se dirijan hacia las cuitos integrados, estn diseados paentradas J y K de los siguientes flip- ra ser prefijables; en otras -palabras, se
puede fijar cualquier
Circuito contador sncrono prelijable con preestablecimientoasincrono
valor inicial de conteo, ya sea en forma
Figura 1.9
asncrona (independientemente de la seal de reloj), o sncrona (durante la
transicin activa de la
seal de reloj). Esta
operacin de prefijado tambin se conoce
como carga del conRELOJ
tador.
La
figura
1.9
CARGA
muestra el circuito
lgico
correspon-

Circuito contador paralelo ascendentddescendente


v

1
0

Fascculo 7. CONTADORES Y CIRCUITOS

diente a un contador con preestablecimiento ascendente de tres bits. Las


entradas J, K y CP estn cableadas de
modo que la operacin de conteo sea
ascendente. Las entradas asncronas
CARGA y RESET se cablean de modo que se pueda llevar a cabo el
preestablecimiento en forma asncrona. El contador se carga con el conteo deseado en cualquier instante
mediante los siguientes pasos:

1. Se aplica el valor inicial deseado en


las entradas paralelas P2, P1 y PO.
2. Se aplica u n pulso BAJO en la entrada CARGA.
Este procedimiento realizar una
transferencia asncrona de los niveles
P2, P y Po hacia los flip-flops X2,
X1 y Xo, respectivamente. Dicha
transferencia ocurre en forma independiente de las entradas J, K y CP.
El efecto de la entrada C P ser
deshabilitado siempre y cuando la entrada CARGA se encuentre en su estado activo en BAJO, pero cada flipflop tendr una de sus entradas asncronas activas mientras la entrada
CARGA' sea igual a 0.
'
Una vez que CARGA regrese al
estado ALTO, los flip-flops respondern a sus entradas C P y continuarn con la operacin de conteo ascendente, comenzando desde el valor
inicial cargado en el contador.
Por ejemplo, cuando P2 sea 1, P1

las. Si estn presentes los pulsos de


reloj, el contador llevar a cabo la
operacin de conteo de manera normal.
Ahora digamos que CARGA' cambia a estado BAJO cuando el estado
del contador es 010 (X2 = O, X1 = 1 y

QO= 0). El estado BAJO en CARGA'


produce el mismo estado BAJO en las
entradas RESET de X1 y CARGA de

X2 y X0, de tal forma que el estado


del contador cambiar en 101 sin importar lo que suceda en la entrada
CP. La cuenta se mantendr en 101
hasta que CARGA' sea desactivada
(regrese a ALTO); en ese momento el
contador continuar contando en
forma ascendente los pulsos de reloj a
partir del conteo 101.
El preestablecimiento asncrono se
emplea en varios contadores de tipo
comercial, tales como los 74190,
74191, 74192 y 74193 de la familia

TTL .

Preestablecimiento snmono
Muchos contadores sncronos paralelos de circuitos integrados, emplean el preestablecimiento sncrono,
por lo que el contador es prefijado
durante la misma transicin activa de
la seal de reloj que se emplea para el
conteo. El nivel lgico aplicado en la
entrada CARGA' determina si la
transicin activa del reloj ser la que
preestablezca el contador o si sta ser contada, como sucede durante el
sea 0, PO est en 1 y CARGA' est en modo normal de operacin.
Ejemplos de circuitos contadores
estado ALTO, estos datos no tendrn
ningn efecto en las entradas parale- que incluyen preestablecimiento sn-

Figura 1.10
v

Contador
ascendente descendente
3

1 MR

CPu CPD.

Entrada de reloj para cotlteo descendente


(translcidn ascendente actvai

h,R

Conteo ascei-idente

Entrada de datos en paralelo asincrona


jactwa en

P:-P:

Modo

TCo

'

Entrada de carga en paraldc asincrona


(activa en bajo)

PL

Q,-Q.

Enlrrda del resfablec~nrenfomaestro


aslncrono (activo en alto)

I B

Entrada de reloj para conteo ascendente


(transic~onascendeiiie nctwa)

CPh

-.---

Descrlpclon

abreviados
TCu

TCu

-.

Salda de

- -

Salda del
rprestam) (activa en BAJO)
Salida del conteo descondonte tlnal
(acarreo) (activa en BAJO)

Conteo descendente

crono son los TTL 74160, 74161,


74162 y 74163.
La figura 1.10 muestra el smbolo
lgico y la descripcin de entrada y
salida del contador 74193. Este contador puede describirse como un
contador ascendente/descendente
prefijable de "rits, con conteo sncrono, prefijable asncrono y RESET
maestro asncrono.

CIRCUITO CONTADOR DECIMAL


Hasta ahora hemos descrito diferentes circuitos para el conteo de nmeros binarios, pero para muchas
aplicaciones es necesario utilizar contadores decimales. En esta seccin
mostramos la manera de interconectar varios circuitos contadores BCD.
Los contadores BCD se utilizan
siempre que se vayan a contar pulsos

y los resultados se exhiban en forma


decimal. U n slo contador BCD puede contar de O al 9 y luego regresar a
O. Para contar nmeros decimales
mayores, podemos conectar los contadores BCD en forma de cascada,
como se ilustra en la figura 1.11. Esta configuracin opera como sigue:
1. En principio, todos los contadores
son iniciados en el estado O. As( la exhibicin decimal es 000.
2. Cuando llegan los pulsos de entrada, el contador BCD avanza un conteo
por pulso. Despus de que han ocuwido
nueve pulsos, los contadores BCD de centenasy decenas siguen todava en cero y el
contador de unidades esti en 9 (1 001 binnrio). De este modo, la exhibicin decimal se lee 009.
3. En el dcimo pulso de entrada el
comador de las unidades se recicla a cero,
ocasionando qzte la salida del flip-flop D
vaya de 1 a O. Esta transicin 1 a O ac-

Figura 1.11
Circuito contador BCD
Unidades

Decenas

Centenas

CONTADOR
BCD
D

CP
A

_nsuul_

I1

Decodificador
a 7 segmentos
gfedcba

Display de
7 segmentos

Seal de reloj
(pulsos de
cuenta)
Decodihcador
a 7 segmentos

Decodificador
a 7 segmentos

gfedcba

Display de
7 segmentos

ta como la entrada de reloj para el contador de las decenasy ocasiona que avance u n conteo. As< despus de 10 pulsos de
entrada, la lectura decimal es 010.
4. Cuando ocurren otros pulsos adicionales, el contador avanza un conteo por
pulso y cada vez que el contador de unidades se recicla a cero, el contador de las
decenas avanza un conteo. De este modo,
despus de que han ocurvido 99 pulsos de
entrada, el contador de las decenas est en
9, al i p a l que el de las unidades. As< la
lectura decimal es 099.
J. En el pulso 100 de entrada, el contador de las unidades se recicla a cero, que
a su vez ocasiona que el contador de las
decenas se recicle a cero. As4 la salida del
&-flap D del contador de las decenas
realiza una transicin de 1 a O que actzia
como entrada de reloj para el contador de
las centenas y ocasiona que avance 21n
conteo. As< despus de 100 pulsos la lec-

Display de
7 segmentos

tura decimal es 1OO.


6. Este proceso contina hasta 999
pulsos. En el pulso 1000, todos los contadores se reinician a cero.
Esta configuracin puede ampliarse a cualquier nmero de dgitos decimales que se quiera, simplemente
agregando ms etapas. Por ejemplo,
para contar hasta 999,999 se necesitarn seis contadores B C D , decodificadores y displays asociados. E n trminos generales, por tanto, necesitamos
u n contador B C D por cada dgito decimal.
Los contadores B C D que se usan
e n la figura 1.1 1 , podran ser circuitos 74293 alambrados c o m o contadores decimales, o bien podran ser contadores como el 7490 o l 74192 conectados internamente c o m o contadores BCD.

DE DATOS

CIRCUITOS
SECUENCIALES TEMPORIZADOS
U n circuito secuencia1 temporizado consiste en un grupo de flip-flops
y compuertas combinacionales conectadas para formar un camino de
retroalimentacin. Los flip-flops son
esenciales porque, en su ausencia, el
circuito se reduce a un circuito puramente combinacional (siempre y
cuando no haya un camino de retroalimentacin).

Registros. Un registro es un grapo


de celdas de almacenamiento binario capaz de retener infomacin binaria. U n
grupo de flip-fips constituye un registro,
ya que cada flip-flop es una celda binaria
que acumula un bit de infomacin.
U n registro de "n" bits tiene un
grupo de "n" flip-flops y tiene capacidad de acumular cualquier informacin binaria que acumule "n" bits.
Adems de los flip-flops, un registro
puede tener compuertas combinacionales que ejecutan ciertas tareas de
procesamiento de datos.
En su definicin ms general, un
registro consiste en un grupo de flipflops y compuertas que afectan su
transicin. El flip-flop retiene informacin binaria y las compuertas controlan cundo y cmo se transfiere la
nueva informacin al registro.

Circuitos MSI
U n circuito MSI (Mediana Escala
de Integracin) que tiene celdas de
almacenamiento dentro de l, es por
definicin un circuito secuencial. Los
circuitos MSI que incluyen flip-flops
u otras celdas de almacenamiento se
clasifican comnmente por la funcin
Contadores. Podemos considerar que
que ellas realizan.
Estos circuitos MSI se clasifican en un contador es esencialmente un registro
que pasa por una secuencia predetermitres categoras:

nada de estados despus de la aplicacin


de pulsos de entrada.
Las compuertas en un contador se
conectan de tal manera que se produce una secuencia preestablecida de
estados binarios en el registro. Aunque los contadores son un tipo especial de registro, es comn diferenciarlos dndoles un nombre especial
"memorias de acceso aleatorio".
Memoria. Una unidad de memoria
es una coleccin de celdas de almacenamiento junto con los circuitos asociados
necesarios para trangerir la infamacin
de entrada y salida.
Una memoria de acceso aleatorio
(RAM), difiere de una memoria de
slo lectura (ROM). Por ejemplo,
una memoria RAM puede transferir
la informacin acumulada hacia fuera
(lectura) y tambin es capaz de recibir
nueva informacin para almacenamiento (escritura). U n nombre ms
adecuado para tal memoria podra ser
memoria de lectura y escritura, mientras que la memoria de tipo ROM
nicamente es capaz de transferir informacin para su interpretacin o
lectura.
Circaitos
de registro
Varios tipos de registros estn disponibles en circuitos MSI.
El circuito ms simple es aqul que consiste en flip-flops sin
ninguna compuerta
externa. La figura 2.1

'1-I

muestra la estructura de un circuito


de registro, construido con cuatro
flip-flops tipo D y un pulso de reloj
comn de entrada.
El pulso de reloj de entrada, CP,
habilita todos los flip-flops, de manera que la informacin disponible al
presente en las cuatro entradas pueda
ser transferida al registro de 4 bits.
Las cuatro salidas pueden ser ledas
para obtener la informacin acumulada en el registro.
La forma en que los flip-flops de
un registro se disparan es de suma
importancia. Si los flip-flops se construyen con compuertas Latch tipo D,
la informacin presente en la entrada
D se transfiere a la salida X cuando la
entrada de reloj (CP) cambia a l .
Cuando CP cambia cero, la informacin que estaba presente en la entrada de datos, justamente antes de la
transicin, es retenida en la salida X.
En otras palabras, los flip-flops son
sensibles a la duracin del pulso y el
registro se habilita durante el tiempo
que la entrada C P est en l. U n registro que responde a la duracin del
pulso se llama comnmente compuerta retenedora (gated latch), y la
Figura 2.1

Registro de 4 Bits
l3

l2

l1

Seal

Dato de
entrada

CP

CP

As

A2

A1

Dato de
salida

rctico de ELECTRONICA D l G l T A L

entrada C P se marca con la variable


G (en vez de CP). Las compuertas retenedoras son tiles para almacenamiento temporal de la informacin
binaria que se va a transferir a un destino externo y no se deben usar en el
diseo de circuitos secuenciales que
tienen conexiones de retroalimentacin.
U n flip-flop puede ser usado en el
diseo de circuitos secuenciales temporizados siempre y cuando sean sensibles a la transicin del pulso en vez
de la duracin del pulso. Esto significa que los flip-flops en el registro deben ser del tipo de disparo por flanco.
Normalmente, no es posible distinguir en un diagrama lgico cuando
un flip-flop es un Latch de compuerta, o si se dispara por flanco o si es
maestro/esclavo, porque los smbolos
grficos de las tres son iguales, la distincin debe hacerse a partir del
nombre dado a la unidad.
U n grupo de flip-flops sensibles a
la duracin de pulso se llaman por lo
general un Latch (retenedor), mientras que un grupo de flip-flops sensibles a la transicin de pulso se llaman
un registro. U n registro puede ser
siempre reemplazado por un Latch,
si el reemplazo se hace con cuidado
con el fin de asegurarse que las salidas
del Latch nunca vayan a otras entrada8 de flip-flops que estn activadas
con el mismo pulso de reloj comn.
En las explicaciones subsiguientes,
se asumir siempre que cualquier
grupo de flip-flops dibujados constituye un registro y que todos los flipflops son del tipo de disparo por flan-

co o maestro/esclavo. Si el registro es
sensible a la duracin del pulso, ser
considerado como un Latch (retenedor).

Registro con carga en paralelo


A la transferencia de nueva informacin a un registro se llama carga
del registro. Si todos los bits del registro se cargan simultneamente con
un slo pulso de reloj, se dice que la
carga se hace en paralelo. U n pulso
aplicado a la entrada CP del registro
de la figura 2.1 cargar a las cuatro
entradas en paralelo. En esta configuracin, el pulso de reloj debe aislarse
de la terminal CP, si el contenido del
registro se debe dejar sin cambio.
En otras palabras, la entrada CP
acta como una seal de habilitacin,
la cual controla la carga de la nueva
informacin al registro. Cuando C P
va a 1, la informacin de entrada se
carga al registro. Si CP permanece en
O, el contenido del registro no cambia. Ntese que el cambio de estado
en la entrada ocurre en el flanco positivo del pulso. Si el flip-flop cambia
de estado en el flanco negativo, habr
un pequeo crculo debajo del smbolo de tringulo en la entrada C P
del flip-flop.

Generador de pulsos
de reloj maestro
La mayora de los sistemas digitales tienen un generador de pulsos de
reloj maestro que suministra un tren
de pulsos de reloj. Todos los pulsos
de reloj se aplican a todos los flipflops y registros en el sistema. El ge-

nerador de pulsos de reloj maestro


acta como una bomba que suministra un ritmo a todas las partes del sistema. Una seal de control separada
decide entonces que pulso de reloj especfico tendr un efecto en un registro particular. En tal sistema, los pulsos de reloj deben ser, junto con la seal de control, aplicados a una compuerta AND para que la salida de esta ltima se aplique al terminal C P
del registro. Cuando la seal de control es O, la salida de la compuerta
AND ser O y la informacin almacenada en el registro permanecer sin
cambiar. Solamente cuando la seal
de control es un 1, el pulso de reloj
pasar por la compuerta AND y llegar al terminal CP para que la nueva informacin se cargue al registro.
Tal variable de control se llama terminal de control de carga.
El colocar una compuerta AND en
el camino de los pulsos de reloj significa que la lgica se ejecuta con pulsos de reloj. El agregar compuertas
lgicas p r o d u ~ eretardos de propagacin entre el generador del pulso
maestro y las entradas de reloj de los
flip-flops. Para sincronizar completamente un sistema, es necesario asegurarse que todos los pulsos de reloj lleguen al mismo tiempo a todas las entradas de todos los flip-flops, de tal
manera que todas cambien simultneamente.
Al utilizar el circuito lgico con
pulsos de reloj se introducen demoras
variables que pueden sacar al sistema
de sincronismo. Por esta razn, es
aconsejable (pero no necesario siem-

Registro de cuatro Bits con carga en el paralelo,


utilizando FLIP-FLOPStipo "RS"

RESET

(borrado)

Figura 2.2

pre y cuando la demora no se tenga


en cuenta), aplicar pulsos de reloj directamente a todos los flip-flops j 7
controlar la operacin del registro
con otras entradas, tales como las entradas S y R de un flip-flop RS.

Funcionamiento de un R e g i s ~ ode
4 bits con carga en paralelo
U n registro de 4 bits con terminal
de control de carga ubicada en la base del flip-flops RS, se muestra en la
figura 2.2. La terminal C P del registro recibe pulsos sincronizados continuos, los cuales se aplican a todos los
flip-flops. El inversor en el camino de
C P causa que todos los flip-flops se
disparen por el flanco negativo de los
pulsos entrantes. El propsito del inversor es reducir la carga del genera-

Circuito lgico para un registro con carga en paralelo,


utilizando FLIP-FLOPS tipo "D"
Carga

'1

j-p-

RESET
(borrado)

rie de compuertas AND,


llega a las terminales R y
S de cada flip-flop. Aunque los pulsos de reloj
estn presentes continuamente, en la terminal
de carga se controla la
operacin del registro.
Las dos compuertas
AND y el inversor asociado con cada terminal 1
determinan los valores
de R y S. Si la terminal
de carga es O, tanto R como S son 0, y no ocurrir cambio de estado con
ningn pulso de reloj.
As, la seal de la terminal de carga es una variable de control que puede prevenir
cualquier cambio de informacin en
el registro, siempre que est su seal
en O. Cuando el control de carga vaya a l , las entradas I1 hasta I4 especi-

Figura 2.3

dor de pulsos maestros. Esto es debido a que la terminal C P se conecta


solamente a una compuerta (el inversor), en lugar de las entradas de las
cuatro compuertas, que se hubieran
podido necesitar si las conexiones se ficarn qu informacin binaria se
hubieran hecho directamente a las carga al registro en el siguiente pulso
terminales de reloj de los flip-flops.
de reloj. Para cada entrada 1 que sea
La terminal clear o de puesta a O va igual a 1, las entradas del flip-flop coa una terminal especial en cada flip- rrespondientes son S en l y R en O.
flop a travs de una compuerta sepa- Para cada entrada 1 que sea igual a O,
radora no inversora. Cuando este ter- las entradas de los flip-flops corresminal va a O, el flip-flop se borra sin- pondientes son S en O y R en 1. As,
crnicamente. La entrada de puesta a el valor de la entrada se transfiere al
O se usa para llevar el registro a O an- registro; si la terminal de carga es 1,
tes de la operacin en cadena. La en- la terminal de borrado es 1, y el pultrada de puesta a O debe mantenerse so de reloj pasa de 1 a O.
Este tipo de transferencia se llama
en 1 durante las operaciones normade carga en paralelo porque todos los
les temporizadas.
La terminal de carga pasa a travs bits se cargan simultneamente. Si la
de una compuerta separadora (para compuerta separadora asociada con la
reducir la carga) y, a travs de una se- entrada de carga se cambia a una

compuerta inversor, entonces el registro se carga cuando la terminal de


carga es O y se inhibe cuando es 1.
U n registro con carga paralela
puede ser construido con flip-flops D
(figura 2.3). Cuando la terminal de
carga es 1, las entradas 1 se transfieren al registro en el pulso siguiente
de reloj. Cuando la terminal de carga
es O, las entradas del circuito se inhiben y los flip-flops D se cargan con
su valor presente, manteniendo as el
contenido del registro. La conexin
de retroalimentacin en cada flipflop es necesaria cuando se usa del tipo D, ya que el flip-flop tipo D no
tiene una condicin de entrada de
"no cambio". La entrada D determina el siguiente estado de la salida con
cada pulso de reloj. Para dejar la salida sin cambiar, es necesario hacer la
entrada D igual a la salida presente X
en cada flip-flop.

los flip-flops reciben un pulso de reloj comn, el cual causa el desplazamiento de un estado al siguiente.
El registro de desplazamiento ms
sencillo es aqul que usa solamente
flip-flops (figura 2.4). La salida X de
un flip-flop dado se conecta a la entrada D del flip-flop a la derecha. Cada pulso de reloj desplaza el contenido del registro 1 bit en posicin a la
derecha. La entrada serial determina
que va en el flip-flop de la extrema izquierda durante el desplazan~iento.
La salida serial se toma de la salida
del flip-flop de la extrema derecha
despus de la aplicacin de un pulso.
Aunque este registro desplace su
contenido a la derecha, invirtiendo el
orden de los flip-flops, observar que
el registro desplaza su contenido de
derecha a la izquierda. As un registro
de desplazamiento unidireccional
puede funcionar como un registro de
desplazamiento a la derecha o a la izquierda, dependiendo de la forma de
conexin.
Ahora bien, el registro desplaza un
REGISTROS DE
contenido con cada pulso de reloj duDESPLAZAMIENTO
rante el flanco negativo del pulso de
transicin (esto es indicado por el peU n registro capaz de desplazar su queo crculo asociado con la entrada
informacin binaria hacia la izquier- de reloj en todos los flip-flops). Si se
da o hacia la derecha, se llama regis- requiere controlar el desplazamiento
tro de desplazamiento. La
configuracin lgica de un
Registro de desplazamiento serie, utilizando FLIP-FLOPS D
registro de desplazamiento
D
X-D
X-D
X-D
X--0
consiste en una cadena de
Entrada
Salida
--c> CP
F> CP
> CP serie
serie --a> CP
flip-flops conectados en
(SI)
60)
cascada, con la salida de un Seal de
flip-flop conectado a la en- reloj
1
Figura 2.4
e
trada del siguiente. Todos

de tal manera que ocurra


Sistema para la transferencia d e Bits entre registros
solamente con ciertos pulsos pero no con otros, se
l
Registro de
Registro de
debe controlar la terminal
B - ---+
p
;ae;no
tA
". desplazamiento
CP del registro. Las operaciones de desplazamienSO = Salida serie
to pueden ser controladas
SI = Entrada serie
Control de
Interconexindel circuito
a travs de las entradas D desplazamiento
Figura 2.5
de los flip-flops en vez de
a travs de la terminal CP;
vs de su salida serial y se pierde a no
o bien, se puede controlar el despla- ser que se desplace a un tercer regiszamiento por medio de una com- tro de desplazamiento.
puerta AND.
La entrada de control de desplazamiento determina cundo y cuntas
Tran$erencia en serie
veces se desplazan los registros. Esto
Se dice que un sistema digital ope- se hace por medio de la compuerta
ra en modo "serial" cuando la infor- AND, que permite pasar los pulsos
macin se transfiere y se manipula un de reloj a las terminales CP solamenbit en cada tiempo. La informacin te cuando el control de desplazase transfiere bit por bit, uno cada vez, miento es 1.
desplazando los bits del registro
Imaginemos que los registros de
fuente hacia el registro de destino.
desplazamiento tienen cuatro bits caAhora pensemos en un par de re- da uno. La unidad de control que sugistros que requieren intercambiar pervisa la transferencia, debe ser deinformacin entre ellos, la trasferen- signada de tal forma que habilita los
cia en serie de la informacin del re- registros de desplazamiento por megistro A hacia el registro B se hace dio de la seal de control, para una
con registros de desplazamiento (fi- duracin de tiempo fija igual a cuatro
gura 2.5). La salida serial (SO) del re- pulsos de reloj.
gistro A va a la entrada serial (SI) del
D i a p m a de tiempo

'4

registro B. Para prevenir la prdida


En la figura 2.6 se muestra el diade informacin almacenada en el re- grama de tiempo de este sistema. Obgistro fuente, el registro
A tiene que hacer circu- Figura 2.6 Diagrama de tiempo para el control de transferencia
lar su informacin (conectando la salida serial a
Control de
desplazamiento
su terminal de entrada
Tiempo
de palabra
serial). El contenido inicial del registro B es desplazado hacia fuera a tra-

serve que la seal de control de desplazamiento se sincroniza con la seal de reloj, y cambia su valor justamente despus del flanco negativo
del pulso de reloj. Los siguientes cuatro pulsos de reloj encuentran la seal
de control de desplazamiento en el
estado 1, de tal manera que la salida
de la compuerta AND conectada a
los terminales CP, producen los cuatro pulsos T1,T2,T3y Tq.
El cuarto pulso cambia el control
de desplazamiento a O y los registros
de desplazamiento se inhabilitan; esto ocurre si el contenido binario de
A, antes del desplazamiento, es 1O 11
y el contenido de B es 0010.
De esta manera, la trasferencia en
serie de A hacia B ocurrir en cuatro
pasos (figura 2.7). Despus del primer pulso T1(el bit de la extrema de-

Registro de desplazamiento
bidireccional con carga en paralelo
Los registros de desplazamiento
pueden ser usados para convertir datos en serie a datos en paralelo y viceversa. Si se tiene acceso a todas las salidas de los flip-flops del registro de
desplazamiento, entonces la informacin introducida en forma serial por
desplazamiento puede extraerse en
paralelo de las salidas de los flipflops. Si se agrega una capacidad de
carga en paralelo al registro de desplazamiento, entonces los datos que
entran en paralelo pueden extraerse
en serie desplazando los datos almacenados en el registro.
Algunos registros traen las terminales de entrada y salida necesarios
para la transferencia en paralelo; pueden tener tambin la caracterstica de
desplazamiento hacia la derecha y hacia la izquierda. El registro de desplazamiento ms general tiene todas las
caractersticas numeradas a continuacin; otras pueden tener solamente
algunas de estas funciones con una
operacin de desplazamiento al menos.

recha de A) se desplaza hacia el bit de


la extrema izquierda de B, y al mismo
tiempo, este bit circula hacia la posicin de la extrema izquierda de A.
Los otros bits de A y B se desplazan
una vez a la derecha. La salida serial
previa de B se pierde y su valor cambia de O a 1.
Los siguientes tres pulsos realizan
Un control de borrado para cambiar
operaciones idnticas, desplazando el contenino del registro a O.
los bits de A hasta B uno en ca- ,
da tiempo. Despus del Cuarto
Tabla de desplazamiento de bits entre los registros A y B
desplazamiento, el control de
Salida en
serie de B
desplazamiento va a O y ambos
Valor inicial
o
registros (A y B) tienen el valor
Despus de T,
1
1011. As, el contenido de A se
1
1 1 O 1 1 O 0o
Despus de T,
transfiere a B, mientras que el
DespusdeT,
O
o
1 1 1 O 1 1 O-+
contenido de A permanece sin
1
1 1 O 1 1 1 O 1 1+I
DespusdeT,
cambiar.
Fiaura 2.;
I

Una entrada o terininal CP para


sincronizar con los pulsos de reloj todas las
operaciones.
U n control de desplazamiento a la
derecha para habilitar la operacin de
desplazamiento en esa direccin, y las lneas de entrada y salida en sen'e asociadas con este tipo de desplazamiento.
* Un control de desplazamiento a la
izquierda para habilitar la operacin de
desplazamiento en esa direccin, y las lneas de entrada y salida en serie asociadas con este tipo de desplazamiento.
Un control de carga en paralelo para habilitar una tranferencia en paralelo y las "n" lneas de entrada asociadas
con la tra$erencia en paralelo.
"n" lneas de salida en paralelo.
Un estado de control que deja la infomacin sin variar en el registro, aunque los pulsos de reloj se apliquen continuamente.
U n ejemplo
de u n registro
de
desplazamiento que tiene todas las caractersticas listadas anteriormente se muestra en la figura
2.8. Este circuito (similar al
circuito integrado 74194) consiste en cuatro
flip-flops D; sin
embargo,
se
puede usar flipflops RS siem-

pre y cuando se coloque un inversor


entre los terminales S y R.
Los cuatro multiplexores (MUX)
son parte del registro y se representan en forma de diagrama de bloque.
Los cuatro multiplexores tienen dos
variables de seleccin comunes, SOy
S La entrada O en cada MUX es seleccionada cuando SI y So son 00; la
entrada 1 es seleccionada cuando S 1 Y
SO son 01; y de manera simultnea
para las otras dos entradas a los multiplexores.
La tabla de funciones para las entradas S1 y So, que controlan el modo de operacin del registro, se especifica en la tabla 2 1 Observe que
cuando S y So estn en 00, el valor
presente del registro se aplica a las
entradas D de los flip-flops. Esta
condicin forma un camino desde la

Registro de desplazamiento bidireccional de 4 Bits con carga en paralelo


Salida en paralelo

Borrado

4x1
3

Entrada en
serie para un
desolazamiento
a la derecha

Entrada en paralelo

i'

Entrada en
serie para un
desplazamiento
a la izquierda

Figura 2.8

Tabla 2.1

1
1

Modo

1
1

O
1

1 Sin cambio
I
1 Desplazar a derecha /
Desplazar a izquierda
Carga en paralelo

ma en que stos se sacan del registro.


Las diferentes clasificaciones son:

1. Entrada paralelo/salida paralelo


2. Entrada serial /salida serial
3. Entrada paralelo/salida serial
4. Entrada serialhalida paralelo

salida de cada flip-flop hasta la entrada del mismo flip-flop. El siguiente


pulso de reloj transfiere a cada flipflop el valor binario que retuvo previamente y no ocurre cambio de estado.
Cuando S1 y So estn en 01, las

Cada uno de estos tipos se encuentra disponible en forma de circuito integrado, de modo que un diseador
lgico pueda encontrar exactamente lo
que necesita para una aplicacin determinada.
A continuacin, examinaremos un
terminales nmero 1 de las entradas
del multiplexor tienen un camino a circuito integrado representativo de
las entradas D de los flip-flops. Esto cada una de las categoras anteriores.
causa una operacin de desplazamiento a la derecha con la entrada en
Circuitos de entrada paralelo
serie transferida al flip-flop A4 de la
y salida paralelo
figura 2.8.
Circuito 74174 y 74178
Cuando S y So estn en 10, resulHay dos tipos de registros dentro de
ta una operacin de desplazamiento a esta categora; uno es estrictamente
la izquierda con otra entrada serial paralelo, el otro es un registro de cohacia el flip-flop Al. Finalmente rrimiento que puede ser cargado con
cuando S 1 y So estn en 11, la infor- datos en paralelo y dispone de salida
paralelo.
macin binaria en las lneas de entraLa figura 2.9 muestra el diagrama
da en paralelo se transfiere al registro
lgico, as como su smbolo lgico, pade manera simultnea durante el sira el 74174 (tambin 74LS174 y
guiente pulso de reloj.
74HC174); observe que cuenta con un
registro de 6 bits que tiene entradas
paralelo (D5 al Do) y salidas paralelo

REGISTROS EN
CIRCUITOS INTEGRADOS
Los diversos tipos de registros se
pueden clasificar de acuerdo con la
forma en que ,se introducen los datos
para su almacenamiento y con la for-

(QS al QO).Los datos paralelos se cargan en el registro en el flanco de subida de la entrada C P de reloj. Se puede
utilizar una reiniciacin maestra MR
de entrada para reiniciar de modo
asncrono todos los flip-flops del registro en O.

Figura 2.9

Diagrama lgico para el circuito 74174

D43

Do

La figura 2.10 muestra el diagrama


lgico del 74178 (tambin 7
4 178);
~
ste cuenta con registro de corrimiento de 4 bits que tiene entrada de datos
en paralelo (Po al Pj) y salidas tam-

da de la entrada de reloj CP', independientemente


del nivel lgico
~
en la entrada PE (recuerde que X representa la condicin "no importa").
Esto se puede verificar recorriendo
bin en paralelo (Qo al Q3). Tiene una el diagrama lgico y observando que
entrada de datos serial, D5 y dos en- cuando SE est en 1, la entrada D5 patradas habilitadoras, PE habilitacin sa a travs de las compuertas lgicas y
aparece en la entrada D del flip-flop
paralelo y SE habilitacin serial.
Tambin se incluye la tabla de selec- QO.De igual manera, Q o aparecer en
cin del modo que describe las diversas maneras de operacin de este CI.
La primera entrada explica las condiciones que se necesitan para la operacin de corrimiento hacia la derecha.
Con SE en 1, los datos se pasarn de
izquierda a derecha en flanco de baja-

Registro de 4 Bits 74178

la entrada D de Q 1; entonces Q 1 aparecer en la entrada D de Q2; finalmente Q2 figurar en la entrada D de

Q3. La segunda entrada en la tabla, da


las condiciones que se necesitan para
producir una transferencia en -paralelo
desde las entradas de datos paralelo (Po al P3)
Figura 2.10
hasta las salidas
Cuando
SE
est en O y P E en
1, esta transferencia paralelo
ocurre en el flanco de bajada de
CP.
Note que esta
es una transferencia sncrona.

PRACTICAS
Prctica 1: Construccin de un
circuito contador asncrono.

3 resistencias de 2ld a 112 watt (R3,R4 y Rj)


1 capacitor electroltico de 1pF (C 1)

Cable tipo telefnico


Objetivo
Aprender a utilizar como contador
En esta prctica mostraremos la
binario un circuito integrado comer- manera en que se puede utilizar un
cial.
circuito comercial de un solo chip para producir un circuito contador biMtzterZaZes
nario. Recuerde que al utilizar conta1 circuito integrado 555
dores de este tipo, le agrega eficien1 circuito integrado 74LS93A
cia, velocidad y bajo costo a los dise3 diodos LED rojos (LD1,LDZ y LD3) os electrnicos. El circuito est for1 tablilla para prototipos
mado de dos secciones: la primera se
1 potencimetro lineal a 1 Megohm (Rl) forma de un circuito u oscilador con
1 resistencia de lKilohm a 1/2 watt (R2) 555, la salida de ste se encuentra co-

Circuito contador binario de O a 7

Figura 3.1

"""

1 Al negativo (-)

LDI LD2 LD3

nectada a la segunda parte del circuito que consiste en un contador binario de tres bits.
Finalmente, las salidas de los flipflops internos se muestran mediante
tres diodos LED, cada uno conectado
a una de las salidas.
3.

Procedimiento
1. Ensamble el circuito que se muestra en la figura 3.1 y verifique que
las conexiones estn correctas.
2. Una vez ensamblado el circuito,
aplique el voltaje de alimentacin;
observe las variaciones de los
Diagrama esquemtico para el contador de dcada

LEDs monitores, fije la frecuencia


del pulso de reloj con ayuda del
potencimetro R l , de forma que la
velocidad sea lo suficientemente
lenta como para poder observar la
secuencia de conteo del circuito.
Anote en una hoja de papel la secuencia que produce el contador,
posteriormente, traduzca los nmeros as obtenidos a su equivalente en decimal, notar que el resultado es una secuencia del O al 7
que se reinicia cada vez que se alcanza el valor 111 binario 7 decimal.
Figura 3.2

Prctica 2: Construccin de un
contador decimal.

pos. Por eso a partir de este fascculo


le proponemos que practique y monte sus propios circuitos al mismo
tiempo. Como Ud. ya posee conociObjetivo
Construir un contador con display mientos suficientes, en el prximo
de siete segmentos. Nada mejor que captulo le sugerimos el "montaje" de
practicar armando sus propios equi- un completo frecuencmetro digital.
Figura 3.3

CPO

NC

Qo

03

GND

01

Q2

Diagrama
de conexiones
NC- sin
conexin interna

CP1

MR1 MR2

NC

VCC

MS1

MS2

Diagrama lgico

= Nmero de PIN
Vcc= PIN 5
GND = PIN 10
74LS90
Smbolo esquemtico
Tabla de seleccin de modo

. RESET 1

V~~ = PIN 5
GND = PIN 10
NC = PlNS 4.13

"RELOJ

SALIDAS

urs

Figura 3.4

Caracteristicas del codificador para display de 7 segmentos 74LS47


Simbolo iogico

Diagrama de conexiones

!'

5 ;

; 7

LT B1IRBO RE1

5~

gREO

[8

13 112 1 1 410 9

GND

1 5 ;14

VCC = PIN 16
GND = PiN 8

-.
Diagrama lgico
Tabla de verdad
Entradas

Salidas

-m

Entrada

Salidas

Caracler desplegado 4
Numerobinarioapl~cado

-+ O

9 10 11 12 13 14 15

Mater-iales
1 potencimetro de 1MQtipo lineal (Rl)
1 resistor de 1 kilohm a 1/2 watt (R2)
7 resistores de 220 Ohms a 1/2 watt (R3,
R4, R5, R6, R7, R8, R9)
1 capacitor de 0.OlpF (Cl)
1 circuito integrado 555
1 circuito integrado 74LS90
1 circuito integrado 74LS47

En esta prctica ensamblaremos el


circuito de la figura 3.2. D e izquierda
a derecha tenemos un circuito de reloj con frecuencia ajustable basado en
un circuito integrado 555.
La seal es aplicada a las entradas
de reloj del circuito contador de dcada 74LS90, los 4 bits de salida del
contador se aplican al circuito codifi1 display de siete segmentos de nodo cador de siete segmentos 74LS47.
Este circuito se encarga de entregar
comn como el ECG3052
1 tablilla para protoboard
la salida adecuada para desplegar en

Caracterlstlcas del dfsplay d e anodo comun E C G 3052

33r
19 63)

4- -

',

1&3'
(4 T i )

ECG30S2 Red
1. Segmen:~A (c8todo)
2. Segnientc F (catodo)
% A n ~ d ocoml
4 Si!i terminal
5. SI? tcrminsl
6 S i l conexin
7.Ssgm~n:oE (iatodo)
8. Segrileiw D (cladu)
9. Punto decimal (catodo!
10. Segmento C (citodo)
11. Segmento G Ictodo)
12. Si!, terrnirlal
13. Segmento B Ictodo)
14. Anodo comn

400" MAX
(10

Figura 3.5

el display el nmero decimal equiva- 4. Ensamble el circuito tal como se


lente al dato binario de salida del
ilustra en la figura 3.6 y realice las
contador.
conexiones cuidadosamente para
evitar cortos circuitos o errores.
Procedimiento
5. Una vez ensamblado el circuito
l. Las caractersticas para el circuito
aplique el voltaje de polarizacin
contador de dcada se muestran en
de 5 voltios.
la figura 3.3.
6. La velocidad de cambio del circui2. Las caractersticas para el codificato se controla mediante el potendor de siete segmentos se muestran
cimetro R l , vare la velocidad
en la figura 3.4.
hasta comprobar que el circuito
3. Finalmente, las caractersticas del
realice su cuenta correctamente. Si
display de siete segmentos se
no sucede as, entonces revise sus
muestran en la figura 3.5
conexiones en la tablilla.
Diagrama pictrico para el contador de dcada
Al positivo
d e la fuente

Figura 3.6

Proyecto nico: construccin d e eso se utiliza en la entrada un amplificador de seal de alta impedancia
u n Frecuencmetro Digital
(para no cargar el circuito bajo pruePodemos definir a un frecuenc- ba) acoplado a un Trigger de Schmitt,
metro como un contador de eventos que es un circuito que empareja y recclico, esto es, cuenta una serie de gulariza las ondas para poder ingresucesos (los ciclos de la frecuencia sarlas al contador digital. Si en la enque estamos midiendo), los presenta trada del conformador inyecto una
en un display, vuelve a cero y comien- seal, por ejemplo, senoidal de
za a contar nuevamente.
357kHz vuy a obtener a la salida una
En la figura 4.1 podemos ver un seal perf;ecmmente cuadrada de
diagrama en bloques elemental de un 357Obtenemos aqu lo que nos
frecuencmetro como el que aqu interesa: cualquiera sea lo que tengadescribimos.
mos a la entrada lo pasamos a onda
En el primer bloque tenemos una cuadrada pero respetando fielmente
etapa conformadora de entrada, que la frecuencia de la seal, que es lo que
es la que adapta el mundo analgico pretendemos contar.
al universo digital. Me explico: en un
Luego de tener la seal en condioscilador o amplificador que trabaje ciones para ingresar al contador digicon radiofrecuencia las seales no tal la hacemos pasar por una llave
son cuadradas, que son con las que se electrnica controlada por un reloj,
trabaja en los sistemas digitales, sino que se abre a intervalos regulares, en
que pueden ser senoidale (en el me- &te caso cada 1 segundo. Aqu tenejor de los casos) o pueden tener formas com- Figura 4.1
plejas. Si las ingresamos
DE ENTRADA
directamente al contador no podra distinguir
en ellas un patrn reguPUERTA 1 SEG
lar. Tal vez no podra siSEGMENTOS
quiera contarlas, dado
LATCH
que probablemente haga
falta amplificarlas. Para

Figura 4.2

mos el corazn del aparato: supongamos una seal de 3,567 ciclos (tres
mil quinientos sesenta y siete ciclos),
si abrimos la llave de paso por 1 segundo en el display aparecer el nmero 3,567, que es la frecuencia, o
sea, ciclos por segundo. Aqu podramos quedarnos tranquilos, pero hemos hecho una sola medida. Tenemos que poner un sistema que luego
de esta medida haga otra y otra y
otra. Pensemos en el caso de una sintona por la banda de 80 metros. (para esto fue diseado), si midiramos
una sola vez sera engorroso porque
al girar el dial buscando una frecuencia determinada habra que estar manualmente tomando medidas a cada
trecho y sera muy incmodo.
Es as que se intercala un sistema
de reloj. Este se encarga de controlar
secuencialmente las operaciones bsicas para que el contador tome una
medida despus de otra, segn se
muestra en la figura 4.2.
En esta figura observamos un pulso de 1 segundo en estado alto que es
el que abre la llave electrnica, dejando paso a las seales para contar. U n
instante despus vemos un pequeo
pulso en estado alto denominado
latch o cerrojo. Este pulso habilita el
nmero que cont el contador para
que pase al display. Ahora lo explicar con ms detalle. Luego de ste vie-

ne otro pequeo pulso llamado reset


o puesta a cero del contador y luego
nuevamente vuelve el pulso de 1 segundo que habilita la llave. Supongamos por un momento que el latch no
est conectado. En el contador observaramos los numeritos ir movindose rpidamente aumentando hasta
que termina el pulso de 1 segundo.
All se quedaran quietos (y podramos ver la frecuencia) hasta que llegue el pulso de reset o puesta a cero,
con lo que veramos los numeritos irse a cero para, al abrirse nuevamente
la llave, volver a verlos incrementndose rpidamente hasta la cifra final.
Como pueden imaginar, esto es muy
cansador para la vista. Es as que se
intercala entre el contador digital y la
presentacin (los display de 7 segmentos) otra llave electrnica que se
abre, dejando pasar los datos, cuando
est alto el pulso de latch. El proceso
ahora sera el siguiente: se abre la llave de entrada por 1 segundo y el contador cuenta los ciclos. Al cerrarse la
llave de entrada y al haber terminado
la cuenta, se abre la llave de latch y el
resultado es presentado en el display.
Pasado el instante la llave de latch se
cierra y el resultado permanece fijo
en el display. Aparece ahora el pulso
de puesta a cero del contador, pero en
el display permanece el resultado de
la cuenta anterior, dado que la llave
de latch est cerrada, e ignora todo lo
que sucede detrs de ella, operando
como si fuera una memoria temporal.
Terminado el pulso de puesta a cero,
luego de un instante vuelve todo a
comenzar. Hace una nueva cuenta y

al prximo pulso de latch presenta el


pleadas para este proyecto, consnuevo resultado, cambiando el antetryalas por alguno de los mtodos
rior si fuera distinto. En este sistema,
usuales. Para ello proceda segn se
lo que observamos es solamente el
explic en el fascculo 1 cuando se
cambio de nmeros en el momento
trabaj en la elaboracin de una
del pulso de latch. Si la frecuencia es
fuente de alimentacin.
siempre la misma no veremos enton- 2. Consiga todos los elementos nececes cambio alguno en el display.
sarios, segn dice la lista de materiales, y asegrese de encontrar un
gabinete adecuado para el instruMateriales
mento.
4 Displays de 7 segmentos ctodo comn 3. Una vez que tenga todos los com4 Integrados CD45 11
ponentes y las placas de circuito
3 Integrados CD45 18
impreso perforadas con una broca
1 Integrado CD 4018
de 1/32", entonces podr comen1 Integrado 74LS 132
zar el montaje.
1 Integrado 74LS90
4. Para insertar los componentes
1 Integrado CD4093
guese por la mascarilla de cada
1 Integrado CD4011
placa. Use bases para los circuitos
1 Integrado CD 4040
integrados y coloque stos al final.
1 Cristal de 3,57954SMI-I~
2 Transistores BF199
2 Transistores BC548
Fwncionamiento
S Diodos 1N4148
Para poder observar la frecuencia
1 Integrado regulador 7805
que mide el contador digital tenemos
6 Capacitores electrolticos de 1OpF x 16V que adaptarla a nuestros parmetros
S Capacitores cernicos de .lpF
de lectura, esto es: los nmeros del ce1 Capacitor cerrnico de 1OpF
ro al nueve. Para poder "traducir" el
1 Resistencia de 220Q x 114 uratt
lenguaje binario con el que se mane1 Resistencia de 47052 x 1/4 watt
jan los circuitos lgicos al de los n28 Resistencia de lkQ x 114 watt
meros decimales, que usamos noso2 Resistencia de lk8 x 114 watt
tros, existe el circuito integrado
2 Resistencia de 270052 x 114 watt
CD4511, que es un decodificador de
1 Resistencia de 4700R x 1/4 watt
BCD (decimal codificado en binario)
1 Resistencia de 10W2 x 1/4 watt
con excitador para una presentacin
1 Resistencia de 100WZ x 114 watt
en display de 7 segmentos. Posee asi1 Resistencia de 1MQ x 1/4 watt
mismo un latch incorporado.
El cdigo BCD no es otra cosa que
Procedimiento
los nmeros del cero al nueve codifi1. E n las figuras 3 , 4 y 6 se muestran cados a binario. Tambin lo llaman
las placas de circuito impreso em- cdigo 842 1. Veamos cmo es esto: el

circuito integrado tiene cuatro entradas, denominadas (luego de mucho


pensar) A,B,C y D. Estas entradas tienen un peso determinado. Si mantenemos las entradas a masa el display
marca cero. Si aplicamos tensin a la
entrada A (manteniendo las otras a
masa) el display marca uno. Si damos
tensin a la entrada B el display marca dos. Si conectamos la tensin a la
entrada C marcara cuatro y si repetimos el procedimiento en la entrada D
el display presentara un ocho. Hasta
ah viene brbaro, pero:

usamos, debemos utilizar algn otro


para que nos traduzca, en este caso
una sucesin de eventos (los ciclos de
la frecuencia que queremos medir), al
lenguaje de unos y ceros del cdigo
BCD que maneja el CD45 11. Este es
un contador doble (esto es que hay
dos contadores en un solo encapsulado) denominado CD4518. En este
contador tenemos una entrada v cuatro salidas: A,B,C y D. Supongamos
que en el primer instante las salidas se
encuentran en cero y entra un pulso.
Veremos que la salida A cambia de estado de cero a uno. Si lo conectamos a
un CD45 11 observaramos un 1 en el
display. Al entrar el segundo pulso la
salida A cae a cero y la salida B pasa a
estado alto. En el display vemos ahora
un 2. Al ingresar el tercer pulso la salida B se mantiene en estado alto y la
acompaa ahora la salida A, teniendo
en el display un 3, y as sucesivamente
hasta el 9.
Veamos ahora el siguiente caso: supongamos que utilic el contador y
med la cantidad de seis pulsos. El display marca seis y est todo brbaro,
pero he aqu que quiero realizar una
nueva cuenta. Si la ingreso as noms
el display no me va a marcar 1 (que es
el nuevo pulso que ingres) sino que
me va a marcar 7, porque lo sum a
los seis anteriores.

Cmo hacemos para representar un


tres, por ejemplo?
Simple, aplicamos tensin en las
entradas A y B al mismo tiempo y tenemos A+B, o sea 1+2 y el display nos
presenta un 3. En el caso del seis damos tensin a las entradas B y C, o sea
4+2 y en el del siete damos tensin a
las entradas A,B y C simultneamente,
obteniendo la suma 1+2+4=7.
Este circuito integrado incorpora
un cerrojo coi1 memoria para las cuatro entradas, denominado latch, que
fimciona de la siguiente manera: si la
entrada LE (latch enable o habilitacin de cerrojo) est en estado bajo
(esto es cero volts o a masa), los datos
que ingresamos por las entradas
ARCD pasan directamente al display.
Si de repente pasamos la entrada LE
al estado alto (le damos tensin), no
Cmo puedo hacer entonces para sepapasan ms datos y el display mantiene YLZY las cuentas y cundo empiezo una
visualizado el ltimo dato que entr. nueva que a m n q u e de cero?
Hay en estos contadores una entraAs como utilizamos este integrado
para traducir el lenguaje lgico digital da de reset (restablecimiento a cero)
al de los nmeros que corrientemente que al aplicarle un nivel alto hace que

"olvide" la cuenta anterior y pase todas las salidas a cero para poder comenzar una nueva cuenta.
Nos falta ver el caso de
conectar dos contadores
en cascada", esto es, uno
despus del otro, para que
uno cuente las unidades y
el otro las decenas, por
ejemplo. La pata 6 del
CD45 18, que es la salida
D, de peso 8, se conecta a
la pata 10 del mismo inteContador y excitador de display
grado, que es la entrada
del contador siguiente.
Aqu debo hacer una aclaracin: este contador tiene dos tipos de entrada;
una que incrementa un
nmero al detectar una
transicin de O a 1, denominada flanco ascendente, y otra entrada que responde a un cambio de estado de 1 a 0, que se denomina flanco deseendente, y es la que estamos utilizando so, cosa que no condice con la realidad. En el diseo actual tenemos el
en este diseo.
segundo contador conectado a la pata
de flanco descendente, obteniendo el
~ P Oqu?
T
Veamos el siguiente ejemplo: su- siguiente resultado: en el 7 (01 1l), en
pongamos que estamos contando has- el 8 (1000) no hay cambio, porque D
ta 99. En las unidades tenemos que va subi de O a 1, en el 9 (1001) sigue tocontando 7 (01 1l), 8 (1000), 9 (1001). do igual y en el O (0000) tenemos que
Si tuviramos el contador conectado a enva un pulso al segundo contador,
la entrada de flanco ascendente, al lle- porque D baj de 1 a O, obteniendo en
gar el nmero 8 la pata D se eleva de el display el nmero 10, que coincide
O a 1 enviando un pulso de cuenta al con el dcimo pulso de cuenta. Acurotro contador, por lo que en el display dense que los nmeros en binario se
veramos el nmero 18 al octavo pul- leen DCBA.
66

en cascada dos o ms plaquetas para obtener 4 o ms dgitos de lectura la entrada es la


de la primer plaqueta de la izquierda; el CAR de sta se conecta a la ENT de la segunda
y el CAR de la segunda a la
ENT de la tercera y as sucesivamente si hubiera ms contadores. Asimismo debemos conectar
las dems entradadsalidas.
Para un mejor entendimiento, en la
figura 4.4 se puede apreciar el diagrama de circuito impreso correspondiente a dos dgitos del display.
Cuando uno inicia la cuenta en uno
de estos contadores vemos que a cada
pulso de entrada se incrementa un nmero en el display. As hasta llegar al
nmero 99. Al prximo pulso el contador marca 00 y enva por la salida
CAR un pulso al contador siguiente,
por lo que en el display (suponiendo
que sea de cuatro dgitos) se leera el
nmero 0100.
Si ingresamos otro tren de pulsos el
primer contador volver a llegar a los
99 y al prximo pulso vuelve a 00 pero enva otro pulso por CAR al segundo contador, mostrando el display entonces el nmero 0200. Como pueden observar, aqu hay dos reset diferentes: uno es el de los contadores,
que por s mismos vuelven a cero despus del nmero 9 y otro muy distinto es el que acciono de forma externa,
y es el que est marcado en la plaqueta como RESET. Supongamos que
me aburr de contar y me qued en el
display el nmero 2 546. Para reiniciar
el contador aplico un pulso positivo

Figura 4.4

Con esta introduccin terica a los


contadores de cifras ya podemos ver la
primera parte de este proyecto, que es
un contador de dos cifras, cuya plaqueta vemos en la figura 3. Este contador puede construirse en grupos de
a dos, es decir, podemos contar de 00
a 99, de 0000 a 9999 o de 000000 a
999999 (en nuestro prototipo pensamos en un frecuencmetro de cuatro
dgitos y as se muestra en la foto que
sirve de presentacin para esta nota).
Para esto la plaqueta contadora tiene
una conexin que se repite a cada tostado, permitindonos conectar hasta
tres o cuatro contadores "en cascada".
Observamos que tiene una entrada/salida de +12 Volts, que sirve para la
alimentacin; una entrada/salida de
masa; una de reset, para su puesta a
cero; la entrada de cuenta de pulsos; el
Latch Enable, para habilitar el cerrojo
y una de CAR (que significa acarreo)
que paso a explicar en detalle en los siguientes prrafos.
Si miramos la plaqueta de la figura
4.3 desde arriba (lado componentes),
podemos ver que del lado izquierdo
hay un borne llamado ENT (entrada)
que no se repite del lado derecho, pero que a la misma altura hay un borne
llamado CAR (acarreo). Al conectar
'

Curso prctico de ELECTRONICA D l G l T A L


--

en RESET y vuelve a 0000, pero por- laridad) y por ltimo los circuitos inque yo lo quise, no porque fuera una tegrados.
Y hablando de pruebas, una vez arconsecuencia lgica de la cuenta (desmado el contador llega el momento de
pus del 9 viene el cero).
probarlo. Para empezar, hay que coiPor qu el proyecto est dividido en nectar externamente a la plaqueta una
varias pequeas plaquetas y no en una resistencia de 10m entre los bornes
ENT y +12VEsto se hace para cargar
grande?
Porque la idea es que estos aparatos la entrada con baja impedancia, dado
sean montados por estudiantes, que los integrados CMOS no pueden
hobbystas y experimentadores con quedar con las patitas "al aire" dado
poca experiencia en la electrnica y en que toman ruido del ambiente y protodos estos aos he aprendido que a vocan funcionamientos aleatorios.
los problemas hay que limitarlos; esto Luego de esto conectamos la fuente
es, que si un contador no funciona doy de alimentacin de 12V, el negativo a
todas las herramientas para revisarlo y masa y el positivo a + 12V Ya en el
probarlo hasta descubrir el error. El display debe empezar a verse algo. Si
equivocarse en el armado de una pla- tocamos con un cablecito entre + 12V
queta es una de las mejores formas de y RESET debe marcar 00. Si con ese
aprender a analizar circuitos electr- mismo cablecito tocamos ENT y
nicos, pero una cosa es revisar una MASA, con cada toque vamos a notar
plaquetita de 5x7 cm con tres integra- que se incrementa un nmero: 00, 0 1,
dos, en la cual ya s que ah est la fa- 02 ... Si aumenta de a varios no se
lla que intentar arreglar un plaquetn preocupen, es que a veces hace como
de 15x20 cm donde probablemente no unas chispas al conectarse y desconecsepa ni por dnde empezar.
tarse y las cuenta a todas. Es lo que se
Con respecto al armado, recuerden llama rebote.
que son dos plaquetas que se conectan
entre s con alambres que bien pueden
La etapa d i entrada
ser los que sobran de las resistencias.
Pasamos ahora a la descripcin de
Una de ellas va horizontal (la de los la plaqueta ms compleja. Esta consta
integrados) y la de los display va mon- de un amplificador conformador de
tada vertical para facilitarnos la lectu- seal de entrada y un sistema de relora. Tengan en cuenta que para CMOS jera que brinda los pulsos de reloj,
van display de ctodo comn.
latch y reset para accionar los contaRecuerden montar primero los dores y display, tal como se muestra
puentes de conexin y presten aten- en el circuito de la figura 4.5.
cin que hay uno debajo de los inteLa seal a medir ingresa a la base de
grados CD45 11.
un transistor de alta frecuencia, en esLuego van las resistencias, despus te caso us un BF199, pero puede utilos condensadores (cuidado con la po- lizarse tambin un BF494. Se amplifica

Fascculo 7. CONTADORES Y CIRCUITOS

y transfiere a otro BF199, cuyo colec- lor perfectamente manejable para un


tor est conectado a una serie de compuertas NAND upo 74LS 132, que se
encargan de darle forma perfectamente cuadrada a las seales que entren al
sistema.
El uso de estos integrados, de tecnologa TTL (Transistor Transistor Logic) obedece a que son muy rpidos.
Tengan en cuenta que con este frecuencmetro debemos poder medir
con comodidad el oscilador de batido
del equipo QRP de 80 metros, que anda por los 8MHz. Los integrados
CMOS de la serie CD4XXX son muy
econmicos y trabajan con cualquier
tensin, pero son lentos, no pudiendo
contar ms all de los 3 4MHz. Los
integrados T T L son ms caros y hay
que alimentarlos con una tensin estabilizada de +5V, pero en el prototipo
de este frecuencmetro han llegado a
medir hasta los 3 1MHz. Vale la pena
gastar un centavito ms. Despus de las
compuertas NAND, con la seal ya
puesta en forma, tenemos un integrado
74LS90, que divide la frecuencia a medir por diez.

dispositivo CMOS.
Lgicamente tenemos que adecuar
el display a los cambios de resolucin
en la lectura, dado que se altera la precisin del frecuencmetro, pero ese
detalle lo dejo para el final.
Ahora tenemos una gama de frecuencias que es manejable por los
CMOS, pero tenemos un problema:
los T T L manejan 5 Volt, y los CMOS
12 Volt. Para solucionar este inconveniente es que intercalamos entre la salida del 74LS90 y la entrada del mecanismo de relojera, que es CMOS, un
transistor BC547, cuya base es excitada con la salida de +5V del 74LS90
pero alcanza para enviarlo a la saturacin an con los +12V conectados a su
colector. As tenemos repetido en el
colector con +12V las seales de entrada que tienen +5V
En la figura 4.6 mostramos la tercera y ltima placa de este proyecto, que
reune las etapas de entrada del frecuencmetro. Ahora bien, habamos
explicado que para que el contador acte hace falta una puerta de 1 segundo, luego de cerrarse sta un pulso de
~ P Oqu
Y es esto?
latch para mostrar el resultado en el
Pues porqi como ya dijimos, los display y un pulso que vuelva a cero
CMOS son
lentos, en este caso luego
de un divisor
AVE
CEE
TTL
una
frecuencia de
Se
8MHz
transformara en una de
Etapa de entrada y puesta en forma de la seal.
800kHz, va-

Figura 4.6

los contadores, para comenzar todo


una vez ms. Les haba comentado
que este contador de frecuencias lo dise como visor de sintona de un
equipo QRP. Tuve en cuenta entonces
que la puerta de un segundo era muy
lenta para el caso de una sintona continua, porque hace una medicin cada
dos segundos (un segundo para medir
y otro segundo para los pulsos de latch
y reset). Es as que escog una puerta
de 0,l segundo, lo que me permite hacer cinco mediciones en un segundo,
logrando as suficiente rapidez en la
visualizacin. Esto trae aparejada una
reduccin en la precisin del equipo,
pero es aceptable en un equipo de radioaficionado. En este caso, si estoy
en una frecuencia de 3,566,923MHz,
dado que ya divid por diez en la entrada y le aplico la dcima parte a la
puerta de entrada (equivalente a dividir nuevamente por diez) tengo que
en el display observo 03.566.9 MHz,

que como ya dije, es una precisin ms


que suficiente para un transmisor
QRP o su fase de ajuste. Un detalle a
tener en cuenta es que, teniendo presente a las personas que no poseen
grandes recursos, si ven en la plaqueta
de relojera dos salidas, una de 500Hz
y otra de 50Hz, es porque doy la posibilidad, al que no tiene los medios de
armar un contador con 6 dgitos, a
medir megahertz con cuatro display, a
saber: Si intento medir un oscilador
de 7,482,600Hz con cuatro dgitos
voy a ver en el display 482.6

Y nlLFntos megzhertz hay entonces?


Simple, para este caso utilizamos
una puerta de 0,01 segundo, que es
como dividir por cien en la entrada
que ya est dividida por diez, lo que
nos hace obtener en el display de cuatro cifras el nmero 7,482 cuando la
entrada de reloj est en 500Hz (puerta de 0.01s) y el nmero 482.6 cuando

tal, que provee una oscilacin precisa y sumamente


estable conectado a una caSALIDA Q1
dena divisora. Por ejemplo, para obtener 50Hz
-.
SALIDA Q3
A
l."
partimos de un cristal de
SMHz y dividimos por 10
1- - - SALIDA Q4
para obtener SOOkHz, a su
SALIDA Q5
1
vez por 10 para obtener
LATCH
SOkHz, otra vez por 10 paRECET
ra tener SkHz, de nuevo
por 10 para sacar SOOHz y
100 rnS
APERTURA LLAVE
1
2
1
por ltimo nuevamente
Figura 4.7
por 10 para finalmente disDiagrama de impulsos de dock.
poner los dichosos 50Hz.
est en SOHz (puerta de 0.1s). Con un Hemos tenido que emplear 5 divisosimple clculo mental armamos la ci- res por 10, ms el oscilador de cristal,
fra 7,482,600, que la obtenemos con se hace bastante engorroso y tambin
una precisin de 100Hz, ms que sufi- mucho ms caro. N o hemos menciociente para nosotros.
nado el problema de conseguir un
Paso a describir en detalle el siste- cristal de SMHz, cosa bastante difcil.
ma que utilizo para obtener la puerta
y los pulsos de control. Es un viejo diNO seria ideal poder z~tilizarczdseo europeo que es, a mi criterio, el quier cristal que disponga, por ejemplo, tique mejor funciona. Consta de un in- rado en el taller o qzle pueda recuperar de
tegrado CD4018, que es un contador una PC, video o TV viejo?
En este proyecto he utilizado el
Johnson, que divide por diez los SOHz
para obtener SHz, o sea, 5 cuentas por ms comn de todos los cristales, ese
segundo. A esa frecuencia, la puerta que sirve para N T S C y que sobra de
de entrada permanece 0.lsegundo todas las conversiones; el 3.579545M
abierta y en el 0.1 segundo restante da y paso a explicar cmo encajarlo en el
los pulsos de latch y reset. La mejor diseo (vea la figura 4.8). Lo primero
forma de verlo es seguir paso a paso que tenemos que hacer es "estirar" la
los estados del contador en la figura frecuencia de oscilacin del cristal
4.7.
hasta un nmero entero. Para esto veAhora bien, para obtener los 50Hz mos que en el CD4011 que hace de
(o 500Hz para medir megaciclos) es oscilador hay un trimmer o compennecesario partir de una frecuencia sador, que es un capacitor variable
mucho ms elevada y estable, para que ajustable a tornillo. Con ese trimmer
al irla dividiendo aumente la preci- se ajusta a la frecuencia de
sin. Normalmente se utiliza un cris- 3,580,000Hz, que como ven, est ape"

--I

Iq

el uso del CD4040


como divisor programable.
Para los que van a
utilizar cuatro display
y necesiten conmutar
la frecuencia
de
CRISTAL
clock, recuerden que
deben instalar una
llave doble inversora
Oscilador, divisor programable y salida de dock
de la siguiente
manenas 455 H z ms arriba que la frecuen- ra: El punto medio de una de ellas va
cia de trabajo del cristal. Para este a la entrada CLK del CD4018 (pata
ajuste es imprescindible que un amigo 14). Una va a la salida 500Hz del
nos preste un frecuencmetro o pode- CD4518 (pata 10) y otra va a la salida
mos "batirlo7' con un receptor de ra- 50 H z del mismo integrado (pata 14).
dioaficionado con sintona digital. Es- El otro punto medio va a una resistento es, acercamos la antena del receptor cia de lki2 y sta a su vez a +12V Los
al oscilador, sintonizamos 3.580.0 en extremos van a las conexiones dp (deC W y ajustamos el trimmer hasta que cimal point) del display, de forma que
justo all no se oiga ningn chiflido.
los puntos aparezcan en el lugar coTenemos ahora 3,580,000Hz y te- rrecto cuando mide MHz (en SOOHz)
nemos que obtener 50Hz. Debemos que se vera, por ejemplo, 5,937 y
hacer un divisor por 7 1,600.
cuando mide kHz (en 50 Hz) vgr.
937.2. Para los que van a utilizar seis
2 Cmo hacemos?
o ms dgitos directamente unan con
Empezamos utilizando un CD4040 un cable la pata 14 del CD45 18 con la
conectado para dividir por 7 16, obte- pata 14 del CD4018 (figura 4.9).
niendo hasta aqu 5 , 0 0 0 ~ A
~.
esta frecuencia la ingresamos a
Figura 4.9
un doble divisor por 10 DE !A ETAPA DE E N W .
"CD45 18" obteniendo una saliSALIDA
r D a.
A x o -3 w A m R
da de 500Hz para contar megaciclos (si hiciera falta) y la dichosa frecuencia de 50Hz a la
salida del ltimo divisor. Si quisieran conectar algn otro cristal o incluso hacer algn experimento con frecuencias extraas
MASA
les explicar en detalle cmo es
Etapa generadora de pulsos de cuenta, latch y reset.
Fiaura 4.8

+12~

& '

*\:":

LA ELECTRONIC
DIGITAL A
GRAN ESCALA

"

Captulo

......"."

....

- --.--.-m

LOS SISTEMAS

QU SON LOS SISTEMAS


MICROPROCESADOS
En los fascculos anteriores de la
presente obra, se han descrito los elementos, dispositivos o bloques funcionales que son la base de la electrnica digital moderna.
Por ello, ya sabemos que stos
pueden utilizarse de manera independiente, interactuando con sistemas
electrnicos de tipo lineal, o formando sistemas hbridos.
Sin embargo, el desarrollo de los
elementos digitales ha llevado a formar un sistema de mayor complejidad, el cual puede utilizarse para realizar una cantidad infinita de tareas
distintas, estos elementos son conocidos como sistemas de microprocesadores o computadoras.
Una computadora es un sistema
microprocesado que puede utilizarse
en muchas aplicaciones distintas sin
tener que cambiar las partes electr-

nicas funcionales, pues la mquina


puede programarse; es decir, en ella
se puede introducir una serie de instrucciones precisas, con las cuales
puede desarrollar una tarea especfica. Lo anterior permite que, para la
solucin de distintos problemas, no
se requiera un circuito especial para
cada uno; por el contrario, con el
mismo circuito, pero con un programa especfico, se pueden solucionar
varios problemas.
Los sistemas de microprocesadores
estn ms cerca de usted de lo que se
imagina. Piense, por ejemplo, en un
estreo de discos compactos; el control de las operaciones mecnicas y
electrnicas que realiza para producir
la msica, se lleva a cabo mediante un
sistema de las caractersticas que se
mencionan. Los automviles modernos controlan la mayora de sus funciones mediante el uso de un procesador central; en la actualidad, hasta
las lavadoras de ropa cuentan con sis-

temas de microprocesadores para controlar los Estructura bsica de una computadora digital
ciclos de lavado.
CPU (unidad central de procesamiento)
Actualmente es muy
fcil encontrar computadoras de todos tamaos y
caractersticas realizando
una gran cantidad de tareas, en las que el microprocesador tiene mucho
que ver. Y es que los microprocesadores son como un pequeo cerebro, capaz de tuye la circuitera integrada confor
realizar un conjunto de tareas asigna- mada por la Unidad Central de Prodas preestablecidas, dependiendo del ceso (CPU, por sus siglas en ingls),
sistema en donde se desarrollen; al- la memoria, los puertos de ENTRALgunasveces son necesarios varios mi- DMSALIDA (ES), el reloj y la circroprocesadores para realizar las fn- cuitera lgica de control conocida
como mecamtica (hardware).
ciones completas de un sistema.
El seaaundo aspecto, es la prograEs importante aclarar que aunque
la computadora es un medio por el macin del hardware para realizar tacual se pueden realizar una gran can- reas de control (software) Esta protidad de tareas, en realidad, por s so- gramacin est orientada al lenguaje
la no es ms que un conjunto de cir- de mquina directamente y a travs
cuitos digitales, y que sin la inteligen- de un lenguaje de muy bajo nivel (encia necesaria (programas y datos que samblador)
comandan las operaciones que ha de
Hardware
realizar la mquina) no podra opeEl hardware est compuesto por
rar; de ah la importancia de entender
cmo es que opera una computadora circuitos integrados (IC, por sus siglas en ingls) de muy alta densidad y
digital (figura 1.1).
prcticamente uno por cada bloque
bsico, es decir: U n IC para la CPU,
otro para la Memoria de Acceso
INTRODUCCI~NA LOS
Aleatorio (RLVM, por sus siglas en inMICROPROCESADORES
gls), uno ms para la Memoria de
Los microprocesadores (pP) y las Slo Lectura Programable (PROM,
microcomputadoras (pC) son mqui- por sus siglas en ingls), otro ms panas digitales sincrnicas. En el pre- ra los puertos de E/S paralelos y, fisente trabajo se tratarn sus dos as- nalmente, uno para los puertos de
pectos bsicos. El primero, lo consti- E/S seriales.

7
B

Figura 1.2

CPU - Unidad Central d e Proceso


Unidad Aritmtica y Lgica

ALU

Diagrama a bloques bhsicos d e un c ~ t z i , w t & ~f$igi$&.


r

DEFINICIONES PRELIMINARES
Computador digital
El computador digital es una mquina de proceso de informacin al
cual se le debe proporcionar un conjunto nico de instrucciones (programa) para el trabajo que deba ejecutar.

El programa se almacena en la memoria interna del computador antes


de ser ejecutado.
El computador digital
consta bsicamente de los bloques mostrados en
la figura 1.2. U n microcomputador
(pC) es un dispositivo que utiliza un
microprocesador como Unidad de

/--'
y

Interrelacin entre la CPU v el u P

Figura 1.3

o de
ELECTRONICA
DlGlTAL
.- .- ."
"..."
.-. ....
.
,
.
.
e

Proceso Central. Es una mquina que


procesa nmeros binarios (datos) siguiendo una secuencia organizada de
pasos (programa). A cada paso de la
secuencia se le llama instruccin. La
Figura 1.3 ilustra las definiciones anteriores.
Las microcomputadoras son mquinas con las siguientes caractersticas:
l . Medio de entrada a travs del cual se in-

troducen las instruccionesy los datos.


2. Memoria desde la cual, los datos e instmcciones pueden ser obtenidos por el
CPU (pP) y donde se pueden almacenar
resultados parciales y $nales, esto es,
Memoria de Acceso Aleatorio (RAM,
por sus siglas en ingl9 Otra seccin de
la memoria est compuesta por cdigofZjo, llamada Memoria de Slo Lectura
(ROM, por sus siglas en ingl9.
3. Seccin de clculo la cual debe ser capaz
de realizar operaciones aritmticasy lgicas sobre cualquier dato tomado de la
memorza.
4. Capacidad de decisin por medio de la
cual se pueden seleccionar cursos alternos
de accin basndose en resultados calculados.
5. Medio de salida por medio del cual se entreguen al usuario los resultados.

trucciones se pueden tratar como datos y la mquina puede modificar sus


instrucciones.
A tal mquina se le conoce como
computadora clase VON NEWMAN o PRINCETON.
El diseo de todos los pC se basa
en 4 bloques:

a. Dispositivos de entrada
b. Memo*
c. Microprocesador
d. Dispositivos de salida
Las arquitecturas de los pC ms
sobresalientes, en donde se muestran
los grupos de lneas interconectados a
los bloques bsicos, se presentan en la
figura 1.4, donde:

M D B = Bzls de Datos de Memoria


M A B = Bus de Direccin de Memoria
M A R = Reg-zStro de Direccin de Memoria
A L U = Unidad Aritmtica y Lgica
MDR = Registro de Datos de Memoria

Las operaciones del pC son sincronizadas por un oscilador (reloj). Se


requiere de un cierto nmero de pulsos de reloj para efectuar las pruebas
que se especifican en una instruccin.
Un ciclo de instruccin consiste de
Las mquinas que satisfacen estas uno o ms ciclos de mquina. Durancondiciones se les conoce como com- te un ciclo de mquina se realizan los
putadoras con arquitectura HARD- siguientes subciclos:
VARD. Si adems de estas condiciones, las instrucciones se almacenan en
1 . Subciclo de bsqueda (fetch
la misma forma que los datos (cada subcycle). El pP proporciona la diuno igualmente accesible a la seccin reccin de una instruccin residente
de clculo de la pC), entonces las ins- en memoria a travs del MAB.

1a

tra

Figura 1.4

BUS DE
CONTROL

1
4

BUS DE ENTRADAISALIDA

A
Y

ENTRADA

~ r ~ u i t e c t u r ams
s sobresalientes de rncroeomputadorac

La unidad de memoria decodifica


2. Subciclo de ejecucin (execution
la direccin y el contenido de sta se subcycle). La instruccin se decodifitransfiere al MDR.
ca y posteriormente se ejecuta.
En este caso, el pP lee el contenido
La figura 1.5 muestra una secuende la direccin.
cia tpica de estos subciclos.

RELOJ

Figura 1.5

Secuencia tlpca de os subciclos de bsqueda y cddt


-"CX 1e101I

Proceso de palabras de instruccin mo7-ia decodzfica la direccin enviado.


3. Se lee la instrzmin desde la we.moy palabras de datos. Durante un ciclo
de instruccin se procesan dos tipos ria (va M D B hacia el MDR)
4. La instruccin se colocg en el ~eg?sde palabras:
tro de instrzmin IR.
5. La instruccin es decodzficada por el
- Palabras de instruccin
decon'jkador de instrzmin.
- Palabras de datos
6. Ejecucin de la i n ~ t r u ~ ~ i c n .
7. El PC se incre7nenta o desactiva de
Proceso de palabras de instruccin.
La figura 1.6, muestra el diagrama de acuerdo a la instmccin que se estk ejeczlbloques de las palabras de instruc- tando.
cin, mostrando los pasos requeridos
Pila de datos (stack). Cuando suentre los distintos elementos del microprocesador y la memoria. Duran- cede una interrupcin, deseamos que
te un ciclo mquina se efectan las si- despus de atenderla, el progranla
continue su ejecucin donde se queguientes operaciones:
d. Para lograr esto, es necesario que
l . Al inicio del ciclo, el contenido del todos los registros internos del pP se
almacenen en memoria y a esta rea
PC se coloca en el M R .
2. El contenido del M R se tran$e7pe se le llama stack.
Despus de atender la interrupa travs del M B a la ~remoria.La wze-

Proceso d e pafafiras de instruccin

Figura 1.6

-Curso prctico de E LEC T R O N

Figura 1.7

N lneas
de ENTRADA

+
----+
____j

Lineas de entrada y salida de un mcropracesa

cin, sacamos del stack los valores de


los registros del pP.
Con esto, reanudamos el programa
en la instruccin en que se suspendi.
Esta fue una descripcin general
de un pC, en la prctica se debe tomar en cuenta que cada pC tiene su
propia organizacin, la cual combina
o expande las caractersticas descritas
con anterioridad.

les que determinan cmo ser procesado el dato de entrada y qu informacin ser enviada a las lneas de salida como consecuencia del proceso
de las entradas.
Las lneas de salida se pueden conectar a actuadores, indicadores,
convemdores D/A, impresoras, alarmas, etc.
En cualquier tiempo, los niveles
lgicos en las lneas de salida del miMicroprocesador ideal
croprocesador se determinan por 2
Es un dispositivo digital que acep- factores:
ta datos desde cualquier nmero de
lneas de entrada, procesa los datos
- La bbtmik cmnpleta de las seales de
de acuerdo al dictado de un programa entradu al pP
almacenado en memoria y produce
- EIpgrrnna almacenado en el pP
cualquier nmero de seales de salida
como consecuencia del proceso de
M w a d o r real
datos, como lo muestra la figura 1.7.
Debido al nmero limitado de paLas seales que se aplican a las 1- tas (pines) disponibles en cualquier
neas de entrada se les conoce como circuito integrado prctico, el pP no
datos de entrada. stos pueden venir contiene N lneas de entrada y M 1de interruptores (switches), sensores, neas de salida tendientes a a (alfa)
convertidores A/D (Analgico / DiPara la mayora de los microprocegital), teclado o cualquier tipo de dis- sadores N = M
positivo de entrada. Dentro del pP
Este nmero se conoce como el
ideal reside el programa, el cual es un ancho de la trayectoria de datos o
conjunto de instrucciones secuencia- longitud de la palabra del pP. Al gru-

I
iip

EIS

LINEA DE
CONTROL
RNV

DB SIN MLTIPLEXAR

Figura 1.8

DB MULTIPLEXARO

Bus de datos sin mltiplexar y muitiplexado

po de lneas utilizado para transferir


datos hacia/desde el pP se le conoce
como bus de datos.

Eienzplo:

Bus de Datos @B)


en
bus de

Una de las limitaciones prcticas


se ms severas de los pP es el nmero de
pueden
en las
patas disponibles en un circuito inte*
notaciones:
grado (IC, por sus siglas en ingls)
BINANO.
IVME- econmico. Por esto el bus de datos
R 0 2 O N M E R O ~ , (subndice 2 o (DB, por sus siglas en ingls) es bidiI

B) para indicar que el dato es binario. reccional (multiplexado), como se


b. OCTAL. Agrupamos la informa- muestra en la figura 1.8.
cin de derecha a izquierda de 3 en 3.
Usaremos la letra O para octal.
Bus de Direccin
El microprocesador ideal contiene
Eiemplo:
memoria interna ilimitada, los pP
01000112 = OIOOO1llB
reales contienen memoria finita. Por
O1,00O,11l2 = 1070
lo tanto, el pP real contiene memoria
externa, como se muestra en la Figuc. HEXADECIML. Agrupamos la ra 1.9.
informacin de 4 en 4 de derecha a
El pP debe ser capaz de almacenar
zquierda. Usaremos la letra H:
o recuperar informacin de esta me-

Figura 1.9

Mcroprocesador real con memoria externa

moria. Al proceso de almacenar informacin en memoria se conoce como escritura a memoria.


Al proceso de recuperar informacin de la memoria se le conoce como lectura de memoria. El pP real
contiene un grupo de lneas, bus de
direccin, AB para acceder a las localidades de memoria.
El conjunto de localidades de memoria que un pP puede acceder directamente se le conoce como espa-

cio de memoria y se expresa en kpalabras:


1 kPIlrpbra 21 palabras

10.24 palabras.

Recalcando que una de las limitantes de los encapsulados econmicos


es el nmero de patas, en algunos microprocesadores los buses de direccin y de datos estn multiplexados.
Por ejemplo, los INTEL 8086 y
8088.

ria
Existen dos tipos de argani2acir)n:
Tal como aparece en el Bus de
direcciciai

Exiien dos mtodos:


Lineal

0
C

Corno la %r?" el programador


de ensambkdor

Paginacin

Existen dos rn4todoc:


SegmentaciOn
Paginacin lgica

La disbincldn es importante en aplicaciones rnuHiusuaras


MEMORIA
PRINCIPAL

UNIDAD CENTRAL

TERMlMAl

DE PROCESO

UNIDID AWI-

NISTRIDORA

DE LA YEYOIaLL

Figura 1.10

Organizacin Fsfc~y i . h p k ~de la memoria.

- Apuntador de segmentos
- IR Registro de Instruccin
El microprocesador real contiene
- FR Registro de estado de las B~nderas
un conjunto de lneas que sirven para
controlar la circuitera externa del PP. de la ALU
Al conjunto de estas lneas se les coBm de Conwol

noce como bus de control.

B m de Alimentacin
Sirve para proporcionar el voltaje
de referencia de la lgica binaria del
pP. Los valores ms comunes son:

OV
- VCC= J V
- GND =

Registros Internos
Los registros internos del microProcesador real se utilizan para almacenamiento temporal de datos e instrucciones. Los ms comunes son:
- M D R Registro de Datos de Memoria
- M R Registro Direccin de Memorid
- Aczmmladores
- Registros de indice
- Apuntadores de la pila de datos

Memorias
Existen dos tipos de organizacin,
tal como se observa en la figura 1.10
Los tipos de memoria semiconductora disponibles actualmente para
los pC se resumen en la tabla 1.l.
La memoria voltil tiene la caracterstica de que pierde la informacin
almacenada cuando se desactiva la
fuente de poder (la celda de almacenamiento es un multivibrador biestable).
La memoria no voltil retiene la
informacin despus de que se desactiva la fuente de poder (La celda de
almacenamiento es un dispositivo de
conmutacin con un fusible como
elemento programable).
En el siguiente captulo veremos
este tema con mayor detenimiento.
Tabla 1.1

- PROGRAMADA POR EL FABRICANTE


(

PROGRAMADA
POR EL USUARIO

- NO a W R A B t E S
(

EAROM

i "'""

"

BORRABLES
POR PULSOS

POR LUZ UV

Una ventaja importante de los sistemas digitales sobre los analgicos


es su capacidad de memoria para almacenar fcilmente grandes cantidades de informacin digital por periodos cortos o largos. Esta ventaja es la
que hace que los sistemas digitales
sean tan verstiles y adaptables a muchas situaciones.

Memoria interna
E n una computadora digital, por
ejemplo, la memoria interna almacena instrucciones que le indican qu
hacer en todas las circunstancias posibles, de manera que la computadora realiza su trabajo con una mnima
cantidad de intervencin humana.
Actualmente, adelantos en la tecnologa de LSI y VLSI han hecho posible contar con grandes cantidades
de flip-flops en un solo circuito integrado y dispuestos en diversos formatos de memoria. Estas memorias de
semiconductor bipolares y MOS son
los dispositivos especializados ms
veloces de que se dispone y su costo

ha venido disminuyendo continuamente, a medida que se mejora la tecnologa de los LSI.


Pero los datos digitales tambin
pueden almacenarse como cargas en
capacitores, un tipo muy importante
de memoria de semiconductor son las
llamadas memorias dinmicas (construidas generalmente con transistores
de efecto de campo), mismas que hacen uso de este principio para obtener almacenamiento de alta densidad
a niveles bajos de energa.
Las memorias de semiconductor se
utilizan como el almacn temporal de
datos de una computadora (figura
2.1); en cuyo caso, la rapidez de la
operacin es importante.

Figura 2.1

La memoria interna o de trabajo


de la computadora est en comunicacin constante con la unidad central
de procesamiento (CPU, por sus siglas en ingls) mientras se est ejecutando un programa de instrucciones.
En ese lapso, el programa y cualquier
informacin usada por ste, generalmente son almacenados en la memoria interna.

Memor-ia auxiliar
Otra forma de almacenamiento en
una computadora se efecta con la
memoria auxiliar, la cual est separada de la memoria interna. Dicha memoria, llamada tambin de almacenamiento masivo, tiene capacidad para
guardar enormes cantidades de datos
sin necesidad de que haya corriente
elctrica; funciona a una velocidad
mucho ms lenta que la memoria interna, ya que integra elementos mecnicos, elctricos y electrnicos; en
ella se almacenan programas y datos
que en ese momento no se utilizan en
la CPU.
Esta informacin se transfiere a la
memoria interna cuando la computadora la necesita.
Las memorias auxiliares comunes
son los discos magnticos, la cinta
magntica y los discos pticos CD-

ROM.
Haremos un anlisis ms detallado
de las caractersticas de estos dispositivos de memoria, despus de que definamos algunos de los trminos ms
importantes que son comunes a muchos sistemas de memoria.

DEFINICIONES PRELIMINARES
El estudio de los dispositivos y sistemas de memoria tienen tanta terminologa, que muchas veces abruma
al estudiante o al lector. Antes de iniciar cualquier estudio amplio de las
memorias, sera til que tuviera a la
mano el significado de varios trminos bsicos. Tambin se definirn
otros trminos nuevos, a medida que
aparezcan en el captulo.

Celda de memoria: se conoce


como celda de memoria a los dispositivos o circuitos electrnicos que se
utilizan para almacenar un solo bit (O
1). Algunos ejemplos de celdas de
memoria son los flip-flops, un capacitor con carga, y un solo canal en cinta o en discos magnticos.
Palabra de memoria: se define
la palabra de memoria a un grupo de
bits (celdas) en una memoria que representa instrucciones o datos de algn tipo. Por ejemplo, un registro
que consta de ocho flip-flops puede
considerarse como una memoria que
almacena una palabra de 8 bits. El tamao de las palabras en las computadoras modernas vara de 4 a 64 bits,
segn la dimensin de la computadora.
Byte: es un trmino especial que
se usa para designar una palabra de 8
bits, que es el tamao de palabra ms
comn en las microcomputadoras.
Ca~acidad:es la forma de especificar cuntos bits pueden almacenarse en un dispositivo de memoria
particular, o bien, en un sistema de

mehoria completo; es decir, si tenemos una memoria que puede almacenar 4096 palabras de 20 bits, esto representa una capacidad total de
81920 bits 4096 x 20. Cuando se
expresa de esta manera, el primer nmero (4096) es el nmero de palabras
y el segundo (20) es el nmero de bits
por palabra (tamao de la palabra). El
nmero de palabras contenidas en
una memoria a menudo es un mltiplo de 1024. Es comn utilizar la designacin " 1K" para representar
1024 bits (vea el captulo 1 de este
fascculo), cuando nos referimos a la
capacidad de la memoria. Por tanto,
una memoria que tiene una capacidad
de almacenamiento de 4K x 20, es en
realidad una memoria de 4096 x 20.
El desarrollo de memorias grandes ha
dado origen a la designacin de 1M"
O "1 Mega" para representar a
1048576. Es as como una memoria
que tiene una capacidad de 2M x 8,
en realidad tiene una capacidad de
2097152 x 8.
Nibbles: por regla general, las
memorias almacenan datos en unidades que tienen de 1 a 8 bits. La unidad ms pequea de datos binarios es
el bit. En muchas aplicaciones, los
datos se manejan en una unidad de 8
bits llamada byte, o en mltiplos de 8
unidades. El byte puede dividirse en
dos unidades de cuatro bits, llamadas
nibbles. Una unidad completa de informacin se denomina palabra y
consiste generalmente de uno o ms
bytes (aunque un grupo de menos de
ocho bits puede tambin constituir
una palabra).
"

Densidad: es otro trmino utilizado para capacidad de almacenamiento, cuando se dice que un dispositivo de memoria tiene mayor densidad que otro, significa que puede almacenar ms bits en la misma cantidad de espacio, es decir es ms densa.
Direccin: es un nmero que
identifica la localidad de una palabra
en la memoria. Cada palabra almacenada en u n dispositivo de memoria o
sistema de memoria, tiene una direccin nica. Las direcciones siempre
se especifican como un nmero binario, aunque algunas veces se utilizan
nmeros octales, hexadecimales y decimales por conveniencia (figura 2.2).
<)Deracin d e lectura: es aquella accin por medio de la cual la palabra binaria almacenada en una localidad (direccin) especfica de la memona es captada y despus transferida a otro dispositivo.
Extraccin: la operacin de lectura a menudo se conoce como operacin de extraccin (fetch), ya que se
xtrae una respuesta de la memoria.

Figura 2.2
agriizacin de una memoria
sencilb de ocho localidades

Localidad de
memoria

DirecO n

Informaci n

00000000

001

0000001o

O10

10010100

o11

11100000

100

10001O00

101

11111111

110

0010001

111

100011O0

Datos
almacenados

Fascculo 8. LA ELECTRONICA DlGlTAL A GRAN ESCALA

Pueden ser utilizados ambos trminos indistintamente.


Operacin de escritura: es la
accin por medio de la cual se coloca
una nueva palabra en una cierta localidad especfica de la memoria. Tambin se le llama operacin de almacenar. Siempre que una palabra nueva
se escribe en una localidad de la memoria, sta reemplaza la palabra que
se encontraba anterior~nente.
T i e m ~ ode acceso: es una medida de la velocidad de operacin del
dispositivo de memoria; es decir, es la
cantidad de tiempo que se requiere
para realizar una operacin de lectura. En trminos ms especficos, es el
tiempo que transcurre entre la recepcin de una nueva direccin en la entrada de la memoria y la disposicin
de los datos en la salida. El smbolo
tACC se usa para designar el tiempo
de acceso.
Memoria voltil: se conocen
como memorias voltiles a cualquier
tipo de memoria que requiere la aplicacin de energa elctrica a fin de almacenar informacin . Si se retira la
energa elctrica, toda la informacin
almacenada en la memoria se perder. Muchas memorias de semiconductores son voltiles, mientras que
todas las memorias magnticas no lo
son, lo que significa que pueden almacenar informacin sin necesitar
potencia elctrica.
Memoria de acceso aleatorio
(RAM): es un tipo de memoria en la
cual la localizacin fsica real de una
palabra de la memoria no tiene efecto sobre el tiempo que se tarda en

leer de esa localidad o bien escribir


en ella. En otras palabras, el tiempo
de acceso es el mismo para cualquier
direccin en la memoria. La mayora
de las memorias de semiconductor
son tipo RAM.
Memoria de acceso secuencia1
(SAM): el tiempo de acceso no es
constante, sino que vara segn la localidad de la direccin. As, cierta palabra almacenada es hallada por sucesin a travs de todas las localidades
de direcciones hasta que se llega a la
direccin deseada. Esto produce
tiempos de acceso que son mucho
ms largos que los de las memorias
con acceso aleatorio. Algunos ejemplos de dispositivos de memoria con
acceso secuencial son la cinta y el disco magnticos.
Memoria de lectura v escritura (RWM): este tipo de memorias
permite, de igual manera, tanto la escritura de datos como la lectura de
los mismos, ambos con la misma facilidad.
Memorias slo de lectura
(ROM): son una extensa clase de memorias de semiconductor diseadas
para aplicaciones donde la proporcin de operaciones de lectura a speraciones de escritura es muy alta. En
trminos tcnicos, en una ROM slo
puede escribirse (programarse) una
sola vez y esta operacin normalmente se efecta en la fbrica. Posteriormente, la informacin slo puede
leerse de la memoria. Existen otros
tipos de ROM en las que puede escribirse ms de una vez, pero la operacin de escritura es ms complicada

almacena los datos an cuando se


desconecte la energa elctrica.
Dispositivos d e memoria esttica: son dispositivos de memoria de
semiconductor en los cuales los datos
almacenados se quedarn permanentemente guardados en tanto se aplique energa, sin necesidad de escribir
los datos peridicamente en la memoria.
Dispositivos de memoria dinmica: son dispositivos de memoria de
semiconductor en los cuales los datos
almacenados no se quedarn permanentemente guardados, an con
energa aplicada, a menos que los datos se reescriban en forma peridica
en la memoria. Esta operacin se conoce como operacin de "refresh".
Memoria interna: tambin recibe el nombre de memoria principal o
memoria de trabajo de la computadora. En ella se guardan las instrucciones y datos sobre las cuales trabaja la

diferente en su operacin interna,


hay ciertos principios bsicos de operacin que son los mismos para todos
los sistemas de memoria. Conocer estas ideas bsicas nos ayudar en el estudio de los dispositivos de memorias
individuales.
Todo sistema de memoria requiere
varios tipos de lneas de entrada y salida para desempear las siguientes
funciones:
l. Seleccionar la direccin de la memoria a la que se quiera tener acceso para
una operacin de lectura o escritura.
2. S e k c . r una operacin, ya sea de
lectura o & esmrntura
para ser efectuada.

3. Pmpmtl9tar los datos de entrada a


ser al711~1tcnadOsen la memoria durante
una operacin de escritura.
4. Retener ios datos de salida que vienen de la memona durante una operacin de l e m a a
5. Habilitar (o deshabilitar) la memoCPU.
ria de manera que responda (o no) a las
Es la memoria ms rpida del siste- entradas de direccin y al comando de Zecma de cmputo y siempre es una me- tura/esm-turamoria de semiconductor.
Memoria secundaria: tambin
se le conoce como memoria auxiliar.
Almacena grandes cantidades de informacin externa en la memoria interna de la computadora. Es ms lenta que la memoria interna y siempre
es no voltil. La cinta y el disco magnticos son los ms comunes de esta
clase de memoria.

Ahora bien, como una memoria al,macena datos binarios, los datos deben introducirse a la memoria y extraerse de sta cuando se requiera:

La operacin de escritura introduce


datos en una direccin especz@a en la
memorza.
La operacin de lectura extrae datos

Fascculo 8. LA ELECTRONICA DlGlTAL A GR

la direccin apropiada.
El nmero de lneas
en el Bus de direccin
+-71-*
depende de la capaciBus de
datos
dad de la memoria.
Por ejemplo, un cdiSeleccin
1
Fiaura 2.3
de
(leer) (escribir)
go de direccin de 4
bits puede seleccionar
de una direccin especzpca en la memo- 16 localidades (24) en la memoria, un
ria.
cdigo de direccin de 8 bits puede
La operacin de direccionamiento, seleccionar 256 localidades (28) en la
que es parte de las operaciones de escribir memoria y as sucesivamente.
y lee? selecciona la direccin de memoria
especzpca.
EsmCTZtura
La operacin de escritura bsica se
Los datos penetran a la memoria ilustra en la figura 2.4. Para almacedurante una operacin de escritura y nar un byte de datos en la memoria,
salen de ella durante la operacin de se coloca un cdigo almacenado en el
lectura, en un conjunto de conducto- registro de direccin en el Bus de dires llamados lneas o Bus de datos; es- recciones. Una vez que el cdigo de
te puede ser bidireccional, lo que sig- direccin est en el Bus, el decodifinifica que los datos pueden ir en cual- cador de direccin descodifica la diquier direccin, hacia la memoria o reccin y selecciona la localidad espefuera de sta (figura 2.3).
cfica en la memoria. La memoria adE n el caso de una memoria organi- quiere enseguida una orden de escrizada en bytes, la barra de datos tiene bir y el byte de datos almacenado en
ocho lneas, de tal suerte que
todos el registro se coloca en el Bus de dalos ocho bits en un byte
seleccionado de datos se
Operacin de escritura en memoria
transfieren en paralelo.
Tambin, para una operacin de escritura o lec_I
tura, debe seleccionarse
Bus de
Bus de
una direccin, colocandirecciones
datos
do un cdigo binario
que represente la direccin deseada en un conjunto de lneas llamado
Bus de direccin. El cdigo de direccin se desFigura 2.4
codifica y se selecciona
Diagrama a bloques de la estructura de una memoria

La diagonal sobre
la lnea indica que
se trata de varias
lneas conductoras

cenado en esa direccin y


no se destruye.

Operacin de lectura en memoria


Decodificador

Bus de
direcciones

Arreglo de memoria

F-m

Bus de
datos

Palabra 4

En la figura 2.6 se ilustran las funciones bsicas


en un diagrama simplifi4
4
cado de una memoria que
almacena 32 palabras de
Figura 2.5
4 bits. Como el tamao
de palabra es 4 bits, hay
tos y se almacena en la direccin de cuatro lneas para el Bus de datos inmemoria seleccionada, completando dicadas como Do a D3.
as la operacin de escribir. Cuando
Dado que esta memoria almacena
se escribe un nuevo byte de datos en 32 palabras, tiene 32 diferentes locauna direccin de memoria, el byte de lidades de almacenamiento y, por
datos anterior almacenado en esa di- consiguiente, 32 diferentes direccioreccin se destruye.
nes binarias que van desde 00000 a

Lectuva
En la figura 2.5 se ilustra la operacin de lectura bsica. Nuevamente
se coloca un cdigo almacenado en el
registro de direccin, en el Bus de direcciones. Una vez que el cdigo de
direccin est en el Bus, el decodificador de direcciones decodifica la direccin y selecciona la localidad especificada en la memoria. La memoria
adquiere luego una orden de leer y se
coloca una copia del byte de datos
que est almacenado en la direccin
de memoria seleccionada en el Bus de
datos y se carga temporalmente en el
registro de datos, completando as la
operacin lectura. Cuando se lee un
byte de datos de una direccin de
memoria, permanece tambin alma-

11111 (O a 3 1 en decimal). En consecuencia, hay cinco entradas para direcciones, desde Ag hasta A+
Para tener acceso a una de las localidades de memoria, ya sea para leer
su contenido o escribir en ella, es necesario enviar a iravs de las entradas
Diagrama de una memoria R A M tpica
Memoria 32x4

Bus de
direcciones

Figura 2.6

A2

32x4

: :

Habilitacin
de memoria

Bus de
datos

de direcciones, la direccin de 5 bits


que corresponde a la localidad de inters. E n general, se requiere de "n"
direcciones de entrada para una memoria que tiene una capacidad de 2n

que no responda a las otras entradas.


Esta hncin se representa en la figura 2.6 con la entrada "habilitacin de
memoria" (ME), misma que puede
tener diferentes nombres, dependiendo de los diversos sistemas de
palabras.
memoria. Aqu se muestra como una
entrada activa en ALTO que habilita
Funcionamiento
Para Operar en forma
La memoria de la figura 2.6 puede la
se mantiene en ALconsiderarse como un arreglo de 32
registros donde cada uno de ellos re- T O . U n estado BAJO en esta entrada
tiene una palabra de 4 bits. c a d a di- deshabilita la memoria, de modo que
reccin contiene cuatro celdas de no responder a la direccin y a las
memoria que retienen los unos y ce- entradas RNV.Este tipo de entrada es
ros que forman la palabra almacena- de utilidad cuando varios mdulos de
se
Para formar
da en dicha localidad. Por ejemplo, la
Una
de
palabra 0 110 podra estar almacenada
en la direccin 00000, la palabra 1001
se podra encontrar en la direccin
0000 1, y as sucesivamente.
La entrada R/W1 controla qu
RAM Y ROM
operacin llevar a cabo la memoria:
lectura (R) o escritura (W). La entraComo ya se explic, las dos categoda se expresa como m ' ; puesto que ras principales de memorias en semino hay barra sobre la R, esto indica conductor son las memorias RAM y
que la operacin de lectura ocurre ROM. En la RAM (memoria de accecuando W ' e s igual a 1. La barra so aleatorio) estn accesibles todas las
sobre la W indica que la operacin de direcciones en un lapso igual, y pueescritura tiene lugar cuando R/W1es den seleccionarse en cualquier orden
igual a O. Hay otras siglas que se uti- para una operacin de leer o escribir.
lizan con frecuencia para esta entra- Todas las memorias RAM tienen la
da. Dos de las ms comunes son capacidad de leer y escribir. Como
W1(de escritura) y VVE1(habilitar es- este tipo de memoria pierde datos alcritura). De nuevo, la barra indica macenados cuando se interrumpe la
que la operacin escritura ocurre energa elctrica, se dice que son mecuando la entrada es igual a O, y se morias voltiles.
entiende que la operacin de lectura
La ROM (memoria slo de lectuocurre cuando es igual a l .
ra), es donde se almacenan datos perMuchos sistemas de memoria tie- manentes o de manera semipermanen algn medio para deshabilitar to- nente. Los datos pueden leerse en
da o parte de la memoria, de manera una memoria ROM, pero no hay

lnterfaz entre el CPU y los circuitos de memoria

Figura 2.7

bir un dato en determinada localidad de la memoria, emprende los siguientes pasos:

l . Proporciona la direccin binaria de la localid~d


de memoria donde debe almacenarse el dato, y la coloca sobre las lneas del Bus de direcciones.
2. Coloca el dato que requiere ser almacenado sobre el Bus de datos.
3. Activa las lneas de control apropiadas para la operacin de escritura en la
memoria.
4. Los circuitos integrados de memoria
decodijkan la direccin binaria para det e m i n a r CZUI'~ es ln localidad de memoria
seleccionada para llevar a cabo la operacin de esmitara.
J. El dato que se encuentra sobre el
Bus de datos se trnns$ere hacia la localidad seleccimada de la memoria.
Bus de datos

operacin de escribir como ocurre en


la memoria RAM.

Conexin de la memoria
con la unidad central
La memoria interna de una computadora est formada por circuitos
integrados RAM y ROM que son conectados al CPU mediante tres grupos de lneas de seal o bus.
E n la figura 2.7, estos se indican
como Bus de direcciones, Bus de datos, y lneas de control. Cada uno de
estos canales est formado por varias
lneas, y el nmero de stas cambia de
una computadora a otra. Los tres canales juegan una parte necesaria al
permitir que el CPU escriba o lea datos en la memoria.
Cuando una computadora ejecuta
las instrucciones de un programa, la
C P U extrae (lee) de manera continua
informacin de las localidades de memoria, las cuales contienen los cdigos de programas que representan las
operaciones que se van a realizar y los
datos con los que se llevarn a cabo
dichas operaciones. La C P U tambin
almacena (escribe) datos en las localidades de memoria que indican las
instrucciones del programa.
Cada vez que la CPU desea escri-

Ahora bien, cada vez que la CPU


desea leer un dato que se encuentra
en determinada localidad de la memoria, emprende los siguientes pasos:

l . Proporciona la direccin de la localidad de memoria donde se encuentra el


dato que se va a recuperar. Coloca esta direccin sohe el Bzls de direcciones.
2. Activa las lneas de control apropiadas para Za operacin de lectura de la memoria.
3. Los circuitos integrados de la memoria decodzjkan la direccin para de terminar cul es la localidad seleccionada
para realizar la operacin de escritura.

4. Los circuitos integrados de la memoria decodzjkan el contenido de la localidad de memoria sobre el BUS de datos,
de donde son transferidos hacia la CPU.
Los pasos anteriores aclaran la
funcin de cada uno de los BUS del
sistema:

El B U S de direcciones es u n conjunto de lneas unidireccionales que llevan


las direcciones binarias desde la CPU hacia los circuitos integrados de la memoria.
El B U S de datos es de tipo bidireccional y lleva los datos de la CPU a los
circuitos de memoria y viceversa.
El B U S de control lleva las seales
de control como la seal WW' desde la
C P U hacia los circuitos integrados de

noce como programacin de la


ROM. Algunas no pueden alterar sus
datos una vez que se hayan programado; otras pueden borrarse y reprogramarse con la frecuencia que se
quiera. Ms adelante haremos un
anlisis detallado de los diversos tipos
de memoria ROM; por ahora, supondremos que las ROM se han programado y que contienen informacin.
Cuando se enciende la mquina, de
inmediato puede empezar a ejecutar
el programa almacenado en ROM.
Tambin se utilizan para guardar
programas y datos en equipos controlados por microprocesador tales
como las cajas registradoras electrnicas, instrumentos y sistemas de seguridad.

D i a p m a a bloques de una ROM


Si tiene dudas, lo explicado en el
El diagrama de una memoria
captulo 1 de este fascculo le aclarar ROM se muestra en la figura 2.8.
Observe que tiene tres conjuntos de
seales: entradas de direccin, entraMemorias de slo lectara (ROICI) das de control y salidas de datos. Por
Las memorias de slo lectura son lo ya explicado, podemos determinar
un tipo de memoria de semiconduc- que esta ROM almacena 16 palabras,
tor que estn diseadas para retener ya que tiene 2+=16posibles direcciodatos que son permanentes o que no
cambian con mucha frecuencia. DuFiuura 2.8
Memoria 3 2 ~ 4
rante la operacin normal no se puede escribir nuevos datos en una me*o
moria ROM, pero s puede leerse informacin de ella. Para algunas me- Direcciones Al
de AZ
morias ROM, los datos que estn alentrada
A3
macenados tienen que integrarse durante el proceso de fabricacin; para
otras, los datos pueden grabarse elctricamente en una etapa posterior.
cs
(sele~in
de chip)
El proceso de grabar datos se coel tema.

nes y cada palabra contiene ocho bits, la fuente de alimentacin del sistema.
La entrada CS que se muestra en la
puesto que hay ocho salidas de datos.
Por tanto, esta es una memoria ROM figura 2.8, se encuentra activa en BAde 16 x 8; otra manera de describir JO, por tanto, debe estar en el estado
esta capacidad de la ROM consiste en BAJO para habilitar la ROM y que
decir que almacena 16 bytes de datos. los datos aparezcan en las salidas de
Las salidas de datos de muchos cir- datos. Observe que no existe la entracuitos integrados con memoria ROM da RA4T' (lectura/escritura), debido a
son salidas de tres estados para per- que en una ROM no se pueden almamitir la conexin de muchos circuitos cenar datos en condiciones normales
ROM al mismo canal de datos, para de operacin, ya que se requiere de
lograr la expansin de la memoria. un grabador electrnico y de que el
Los nmeros ms comunes de salidas fabricante incluya sus datos desde la
de datos para memorias ROM son 4, fabricacin del chip.
8 y 16 bits, siendo las palabras de 8
La arquitectura interna de un cirbits las ms comunes.
cuito integrado ROM -es muy comLa entrada de control CS' significa pleja y n o es necesario conocer todos
"Seleccin de Chip". Esta es esen- sus detalles; sin embargo, es conscialmente una entrada de habilitacin tructivo observar un diagrama simque, como su nombre lo indica, habi- plificado de la estructura interna (filita o deshabilita las salidas ROM. Al- gura 2.9). Una ROM de 16 x 8 cuengunos fabricantes utilizan diferentes ta con cuatro partes bsicas:
indicaciones para la entrada de control como C E (Activacin de Chip) o
Decodijkndor de wnglones
bien OE (habilitacin de salida).
DecodrfZtadorde columnas
Muchas memorias ROM tienen
Arreglo de i-egistros:
dos o ms entradas de conti 11que deBziflm de salida
ben estar activas para habilitar las salidas de datos Figura 2.9
y con esto poder leer los
Estructura interna
*' / (seleccin de columna)
de una ROM de 16 x 8
datos de la direccin seleccionada.
En algunos circuitos integrados ROM, una de las
entradas de control se emplea para colocar la memoria ROM en un modo
de espera de bajo consumo
de potencia cuando no se
(seleccin del rengln)
cs __A
usa. Esto disminuye el
consumo de corriente de

Fascculo 8. L A ELECTRONICA DlGlTAL A G

El arreglo de registros p a r d a los


datos que han sido almacenados en la
ROM. Cada registro contiene un nmero de celdas de memoria que es
igual al tamao de la palabra. En este
caso, cada registro almacena una palabra de 8 bits. Los registros se disponen en un arreglo de matriz cuadrada, que es comn a muchos circuitos
de semiconductor. De esta manera,
podemos especificar la posicin de
cada registro en un rengln y una columna especficos, algo as como las
coordenadas del plano cartesiano.
Las ocho salidas de datos de cada
registro se conectan a un canal de datos interno que corre a travs de todo
el circuito. Cada registro tiene dos
entradas de habilitacin; ambas tienen que estar en ALTO, a fin de que
los datos del registro sean colocados
en el canal.
El cdigo de direccin aplicado
A3, A2, Al y AO determina qu registro ser habilitado para colocar su palabra de datos en 8 bits en el canal.
Los bits de direccin Al y Ag alimentan a un decodificador 1 de 4, que activa una lnea de seleccin de rengln; y los bits de direccin A3 y A2
alimentan a un segundo decodificador 1 de 4, que activa una lnea de seleccin de columna. Solamente un
registro estar en el rengln y la columna seleccionada por las entradas
de direccin.

Sincron izacin
Siempre se presenta un retraso en
la propagacin de la seal aplicada a

Diagrama d e sincroniracibn para lectura de una ROM

direccin

Nueva
direccin

CS

Salida
de
datos

las entradas de una ROM y la aparicin de las salidas de datos durante


una operacin de lectura. Este retraso es conocido con el nombre de
tiempo de acceso tACC y es una medida de la velocidad de operacin de
la ROM. El tiempo de acceso se describe grficamente por medio de las
formas de onda de la figura 2.10.
La primera forma de onda representa las entradas de direccin, la 1nea de en medio representa la seleccin del circuito integrado activa en
BAJO (CS'), y la ltima representa las
salidas de datos. Al tiempo t O las entradas de direccin estn en un nivel
especfico, algunas en ALTO y algunas en BAJO. CS' es ALTA, de manera que las salidas de datos de la ROM
se encuentran en su estado de alta
impedancia (desconectado), representado por la lnea sombreada.
Antes de t l , las entradas de direccin cambian a una nueva direccin
para realizar una nueva operacin de
lectura. E n t l la nueva direccin es
vlida, es decir, cada entrada de clirec-

cin est en un nivel lgico vlido.


En este punto, la circuitera interna
de la ROM empieza a decodificar las
nuevas entradas de direccin para seleccionar el registro que enviar sus
datos a los buffers de salida. En t2 la
entrada CS' es activada para habilitar
los buffers de salida. Finalmente, en
t3, las salidas cambian del estado de
alta impedancia a los datos vlidos de
salida que representan los almacenados en la direccin seleccionada.
El retraso entre tl y t3 cuando la
nueva direccin y las salidas de datos
se vuelven vlidas, es el tiempo de acceso tACC.
Otro parmetro de temporizacin
a considerar es el tiempo de salida
(tOE), que es el retraso entre la entrada CS y la salida de datos vlida.
Este parmetro de temporizacin es
importante en situaciones donde las
entradas de direccin ya estn en sus
nuevos valores, pero las salidas de la
ROM an no han sido habilitadas.
Cuando CS' pasa a BAJA para habilitar las salidas, el retraso ser tOE.

T$os de ROM
Ya que tenemos un conocimiento
general de la arquitectura interna y
operacin externa de los dispositivos
ROM, veremos brevemente los diversos tipos para observar cmo difieren en la forma en que son programados, borrados y regrabados.

ROM de grabacin por mascarilla: Este tipo de ROM tiene sus localidades de almacenamiento escritas
(programadas) por el fabricante se-

gn las especificaciones del cliente, o


determinadas por la aplicacin que se
desea construir. Se utiliza un negativo fotogrfico llamado mascarilla para controlar las conexiones elctricas
en el circuito. Se requiere una mascarilla especial para cada conjunto diferente de informacin que ser almacenada en la ROM.
Algunas ROM de este tipo se encuentran disponibles como dispositivos pregrabados, con datos tomados
de una tabla o manual que comnmente se utiliza, como frmulas matemticas y cdigos generadores de
caracteres para pantallas de tubos de
rayos catdicos (CRT), en monitores
y tarjetas de video.
Una gran desventaja de este tipo
de memoria es que, en el caso de que
el diseo del programa almacenado
requiera una modificacin, sta no
puede regrabarse por lo que tendra
que ser reemplazada por una nueva
con el programa deseado.
Es comn referirse a las ROM
programadas por mascarilla slo como ROM, pero esto puede prestarse
a confusin, ya que el trmino ROM
representa en realidad una categora
muy amplia de dispositivos de los
que, durante su operacin normal,
slo se puede leer. Por tanto, usaremos las siglas MROM cada vez que
hagamos referencia a una ROM programada por mascarilla.
La figura 2.1 1 muestra la estructura de un pequea M R O M bipolar,
que contiene 16 celdas de memoria
colocadas en cada uno de los cuatro
renglones. Cada celda est formada

Fascculo 8. LA ELECTRON

ROM grabada por mascarilla

"cc
Rengln O
v

Linealde
habilitacin

_,

Rengln 3

Direccin

Datos

Figura 2.1 1

por un transistor bipolar conectado


en configuracin de colector abierto
(entrada en la base, salida al emisor).
El Rengln O forma un registro de 4
bits, observe cmo algunos de los
transistores (Qo Y Q2) tienen sus ba-

l
I

t
l

Salidas de datos

D3. Como veremos, esto no presenta


ningn problema ya que slo se activa un rengln de celdas a la vez.
Por otro lado, el decodificador 1
de 4 se emplea para decodificar las
entradas de direcciones A l , A* y se-

ses conectadas a la lnea de habilita- leccionar al rengln que contenga los


cin del mismo Rengln O, mientras datos que se van a leer. Las salidas del
que el resto (Q1 y Q3) no.
decodificador, que se activan en ALL o mismo ocurre en las celdas que TO, estn conectadas a las lneas de
se encuentran en los dems renglo- habilitacin de cada rengln, y que
nes. La presencia o ausencia de estas son las entradas base para los distinconexiones de base determina si la tos renglones de celdas.
celda guarda un 1 un 0, respectivaSi la entrada de habilitacin del demente. La condicin en cada cone- codificador EN' se mantiene en estaxin de base est controlada por la do ALTO, todas las salidas del decomascarilla fotogrfica, durante el dificador permanecen en su estado
proceso de fabricacin.
inactivo BAJO y con ello todos los
Observe que las celdas en cada transistores del arreglo quedan aparengln, tienen sus emisores conecta- gados debido a la ausencia de cualdos a una salida comn. Por ejemplo, quier voltaje en sus bases. En este calos emisores de Qo, Q4, Q8 y Q12 so, todas las salidas de datos se enestn conectados entre s a la salida cuentran en el estado BAJO.

Cuando EN' se encuentra en su estado activo en BAJO, las condiciones


en las entradas de direcciones determinan el rengln que ser habilitado,
de manera que se pueda leer en las salidas de datos el contenido.
L a tabla incluida en la misma figura 2.1 1 muestra los datos para cada
direccin.
Las MROM bipolares se encuentran disponibles en varias capacidaellas peuefias. Una de las
ms populares es la 74187, la cual se
encuentra organizada como una memoria de 256 localidades x 4 bits, y
tiene un tiempo de acceso de 40 nanosegundos. Sus salidas son del tipo
de
abierto, Por 10 que requieren de resistencias externas. Otra
RoM bi~O1ares la 7488A1 la
ticne
capacidad de 32 8 Y un tiemPo de
de 45 n a n O s e ~ n d O s Las MRoM
MoS tienen una
estructura similar a la descrita anteriormente, con excepcin de que las
celdas son transistores MOSFET en
vez de transistores bi~olares. El
Figura 2.1 2

Direcciones
de
entrada

Memoria MROM tipo NMOS

Datos
de
salida

TMS47256 es una versin NMOS


que tiene una capacidad de 32,000 x 8
bits. Esta memoria cuenta con salidas
de tres estados que permiten su fcil
conexin al canal de datos de una
computadora (figura 2.12).
Adems de las 14 entradas de direcciones (AO-Al 3), esta memoria
tiene dos entradas de habilitacin E'
y Sr, ambas tienen que estar en el estado BAJO para habilitar las salidas
de la MROM y los datos puedan ser
ledos por alfin dispositivo.
entrada E' tambin tiene una
funcin de reduccin de potencia.
cuando E' se mantiene en el estado
ALTO,la circuiteria interna del integrado se pone en un estado de espera
donde consume muy poca potencia
(alrededor de la cuarta parte del valor
nomal). Estas normas de ahorro de
energa se estn aplicando a todos los
niveles donde es posible, por ejemplo, en los monitores de computadora, despus de un tiempo predefinido
de espera, se activa la funcin de bajo
consumo de energa, lo que sucede es
que se desconectan los circuitos de
despliegue y el propio T R C , por lo
que disminuye el consumo de energa.
El monitor regresa a su operacin
normal cuando el usuario enva una
seal, como al oprimir una tecla.
El TMS472.56 tiene un tiempo de
acceso de 200ns y una disipacin de
potencia en el estado de espera de
82.5mW. La versin CMOS, el
TMS47C256, tiene un tiempo de
15Ons y una disipacin de potencia en
el estado de espera de slo 2.8mW.

Fascculo 8. LA ELECTRONICA D l G l

MEMORIAS PROM
Una ROM programable por mascarilla es muy costosa y no se utiliza,
excepto en aplicaciones donde se graban grandes cantidades de memorias,
de manera que el costo se reparte entre muchas unidades.
Para las aplicaciones de bajo volumen o para el diseo de prototipos en
algunos casos, los fabricantes han
creado ROMs programables (PROM)
con una conexin fusible que no se
graban durante el proceso de fabricacin, sino que es el usuario quien lo
hace. Sin embargo, una vez programada una PROM, al igual que una
MROM, no puede borrarse y regrabarse. Por tanto, si el programa en la
PROM es errneo o tiene que ser
cambiado, tiene que ser desechada.
La estructura de la PROM con conexin fusible es semejante a la
M R O M porque ciertas conexiones
quedan intactas, o bien son abiertas a
fin de programar una celda de la memoria como un 1 O. Cada una de estas conexiones se hace con una pequea conexin fusible que viene intacta del fabricante (figura 2.13).

El usuario puede fundir cualquiera


de los fusibles para producir los datos
almacenados en la memoria. Comnmente, los datos se graban o "queman" en las diferentes localidades,
aplicando la direccin correspondiente a las entradas de direccionamiento y poniendo los datos deseados
en las entradas de datos, luego se
aplica un pulso de alto voltaje (1030V) a una terminal especial de programacin en el circuito integrado.
Esto causa que fluya una gran corriente a travs de cada fusible seleccionado, quemndolo y almacenando
permanentemente un O lgico en esa
celda.
Una vez que se han grabado todas
las direcciones deseadas de esta manera, los datos estarn permanentemente almacenados en la PROM y
podrn ser ledos una y otra vez accesando la direccin apropiada. Los datos no cambiarn cuando se remueva
la alimentacin a la PROM, porque
nada causar que un fusible abierto se
cierre de nuevo.

Proceso d e grabacin
El proceso de programar una

Las uniones, tipo fusible de los transitores en una memoria PROM se


queman para grabar un cero especfico en esa celda

tos almacenados son correctos, en muy raras ocasiones se


hace a mano; la mayora de las
veces se hace automticamente con un aparato especial llamado
programador
de
PROM. Por lo general, el
PROM se inserta en una base
del programador de PROM.
La circuitera del aparato se-

lecciona cada direccin de la PROM,


"quema" en ella los datos correctos,
los verifica y sigue en secuencia a la
siguiente direccin para repetir el
proceso. Los datos que deben ser almacenados dentro de la PROM son
ingresados al programador desde un
teclado, una unidad de disco o transferidos desde una computadora. La
operacin es conocida con el nombre
de Downloading y permite al usuario
desarrollar y probar los datos en una
computadora y luego, cuando estn
terminados, se transfieren desde la
memoria de la computadora hasta el
programador de PROM, el cual los
grabar en el dispositivo.
U n circuito integrado PROM muy
popular es el 74186, est organizado
como 64 palabras de 8 bits y tiene un
tiempo de acceso de 50 nanosegundos. Otro circuito integrado tipo
PROM es el TBP28S, que es de 2K
X 8. Las PROM MOS se encuentran
en el mercado con capacidades de almacenamiento mucho mayores que
las de los dispositivos bipolares.
El TMS27PC256 es una memoria
que tiene una capacidad de 32K x 8 y
una disipacin de potencia en el estado de 1.4mW. Se encuentra en el
mercado con tiempos de acceso que
van desde 120ns.

ROM p r o p m u b l e y borrable
Una memoria ROM programable
y borrable (EPROM) puede ser programada por el usuario y tambin
puede borrarse y regrabarse tantas
veces como se quiera.
Una vez programada, la EPROM

es una memoria no voltil que contendr sus datos almacenados indefinidamente.


El proceso para programar una
EPROM, implica la aplicacin de niveles de voltaje especiales (normalmente en el orden de 10 a 25 voltios)
a las entradas adecuadas del circuito
en una cantidad de tiempo especificada (por lo general 50 milisegundos
por localidad de direccin). El proceso de programacin generalmente es
efectuado en un circuito especial de
programacin que est separado del
circuito en el cual, la EPROM eventualmente trabajar. El proceso de
programacin completo puede llevar
varios minutos para un microcircuito
EPROM.
En una EPROM, las celdas de almacenamiento son transistores
MOSFET que tienen una compuerta
de silicio sin ninguna conexin elctrica (es decir, una compuerta flotante). En su estado normal, cada transistor est apagado y cada celda guarda un 1 lgico.
U n transistor puede encenderse
mediante la aplicacin de un pulso de
programacin de alto voltaje, el cual
inyecta electrones de alta energa en
la regin formada por la compuerta
flotante. Ya que no existe ninguna
trayectoria de descarga, dichos electrones permanecen en esta regin
una vez que ha finalizado el pulso.
Por ello, el transistor se mantiene encendido de manera permanente, an
cuando se retire la potencia de alimentacin del dispositivo, y la celda
guarda ahora un O lgico.

Estructura bsica de una memoria EPROM

EPROM borrada almacena solamente unos lgicos. Una vez borrada, la


EPROM puede regrabarse de nuevo.

EEPROM: PROM elctricamente


borrable

Figura 2.14

Proceso de grabacin
Durante el proceso de programacin, se emplean las direcciones y terminales de la EPROM para seleccionar las celdas de memoria que sern
programadas como O, as como las
que se dejarn como 1 (figura 2.14).
Una vez que se ha programado una
celda de la EPROM, se puede borrar
su contenido exponiendo la EPROM
a la luz ultravioleta (UV), la cual se
aplica a travs de la ventana que se
encuentra sobre el encapsulado del
circuito. La luz UV produce una fotocorriente que va desde la compuerta flotante hacia el sustrato de silicio;
con esto se apaga el transistor y se lleva de nuevo la celda hacia el estado 1
lgico. Este proceso de borrado requiere entre 15 a 20 minutos de exposicin a los rayos UV: Pero, no hay
ninguna forma de borrar slo algunas
celdas; la luz UV borra todas las celdas al mismo tiempo, por lo que una

Las ventajas de la EPROM quedaron atrs con la produccin de la


PROM elctricamente borrable (conocida como EEPROM por sus siglas en ingls). La EEPROM conserva la estructura de compuerta flotante de la primera, pero con la inclusin
de una regin muy delgada encima
del electrodo de drenaje de la celda
de memoria MOSFET. Esta modificacin es la principal caracterstica de
la EEPROM: su facilidad para el borrado elctrico.
Al aplicar un alto voltaje (2 lvoltios
tpicamente) entre la compuerta y el
drenaje del MOSFET, se puede inducir una carga en la compuerta flotante donde permanecer aunque se
interrumpa la corriente; la inversin
de algunos voltajes ocasiona que se
retiren las cargas atrapadas en 'la
compuerta flotante y borra la celda.

Alpnas ventajas
Dado que este mecanismo de carga
y transporte requiere corrientes muy
bajas, el borrado y la programacin
de una EEPROM puede hacerse desde el mismo circuito de aplicacin (es
decir, sin una fuente de luz UV ni una
unidad programadora especial).
Otra ventaja de la EEPROM con
respecto de la EPROM, es la facilidad de borrar y volver a programar
elctricamente bytes individuales

(palabras de 8 bits) en la matriz de


memoria. Durante una operacin de
escritura, los circuitos internos borran en forma automtica todas las
celdas en una localidad de direccin
antes de escribir los nuevos datos. Esta facilidad para borrar bytes facilita
mucho efectuar cambios en los datos
almacenados en una EEPROM. Adems, una EEPROM se puede programar con mucha mayor rapidez que
muchas EPROM; por lo general se
requiere de 5 milisegundos para escribir dentro de una localidad de la
EEPROM, comparada con 50 milisegundos en una EPROM, aunque las
EPROM ms modernas son mucho
ms veloces (100 microsegundos).
Las primeras EEPROM, como las
28 16 de Intel, requeran un circuito
adecuado de soporte en el exterior de
los microcircuitos de memoria. Estos
circuitos de soporte incluan el voltaje de programacin W P de 2 1 volts,
generado desde un suministro de +S
volts, por medio de un convertidor de
corriente directa a corriente directa,
y de circuitos para controlar la temporizacin y secuencia de las operaciones de borrado y programacin.
Los dispositivos ms nuevos, como
el 2864 de Intel, tiene integrado este
circuito de soporte en el mismo microcircuito que la matriz de memoria, por lo cual requiere una sola termina1 para alimentacin de 5 volts.
Esto hace que la EEPROM sea tan
fcil de usar corno la memoria de lectura/escritura que describiremos ms
adelante.
La facilidad para borrar bytes de la

EEPROM y su alto grado de integracin, vienen acompaados de dos aspectos negativos: densidad y costo.
La complejidad de las celdas de memoria y los circuitos de soporte en el
microcircuito integrado hacen que
las EEPROM vayan muy a la zaga de
la EPROM en capacidad de bits por
milmetro cuadrado de silicio; una
EEPROM de 1 Megabit requiere
ms o menos el doble de silicio que
una EPROM de la misma capacidad.
Por ello, a pesar de su funcionalidad
superior, las desventajas de densidad
y costo de las EEPROM ha impedido
que sustituya a las EPROM en aplicaciones donde dichas caractersticas
son factores de mxima importancia.

MEMORIA RARIX
Recordemos que el trmino RAM
significa memoria con acceso aleatorio, lo cual quiere decir que se puede
tener acceso en el mismo tiempo a
cualquier direccin de memoria. Muchos tipos de memoria se pueden clasificar como de acceso aleatorio, pero
cuando el trmino RAM se utiliza con
memorias de tipo semiconductor, generalmente se considera que significa
memoria de lectura y escritura
(RWM) en contraste con la ROM. Ya
que es una prctica comn usar el trmino &M para referirnos a la RWM
de semiconductor, as lo utilizaremos
de aqu en adelante.
Las RAM se emplean en las computadora~como medios de almacena-

miento temporal para programas y pacidad de palabras y el tamaiio de sdatos. El contenido de muchas de las tas puede extenderse con~binandocirlocalidades de direccin ser ledo y cuitos integrados de memoria.
La figura 2.15 muestra la arquitecescrito a medida que la computadora
ejecuta un programa. Esto requiere tura simplificada de una RAh4 que a1que la RAM tenga ciclos de lectura y macena 64 palabras de 4 bits cada una,
escritura rpidos, para que no reduzca es decir, una memoria de 64 x 4. Estas
la velocidad de operacin de la com- palabras tienen direcciones que van de
putadora.
O a 63, a fin de seleccionar una de las
Una gran desventaja de las W,es 64 localidades de direccin para leer o
que son voltiles o pierden toda la in- escribir, se aplica un cdigo de direcformacin contenida en ellas si se in- cin binario a un circuito decodificaterrumpe el suministro de energa o se dor. Ya que 64=Z6,el decodificadoi reapagan. Sin embargo, algunas RAM quiere un cdigo de seis bits. Cada ctipo CMOS, consumen tan pequeas digo de direccin activa una deterrnicantidades de potencia en el modo de nada salida del decodificador la cual, a
espera (es decir en ninguna tarea de su vez, habilita su registro corresponescritura o lectura), que se pueden ali- diente.
mentar con bateras cada vez que se
Por ejemplo, suponga que se aplica
interrumpe la fuente de alimentacin un cdigo de direccin a las terminaprincipal. Por supuesto, la ventaja les Aj, A4, A3, A2, Al, Ao, lo cual es
principal de la RAM es que
se puede escribir en ella y
Organizacin interna
Entradas de datos
deunRAMde64x4
tambin se puede leer de ella
muy rpidamente con la
O
Buffers de entrada E
misma facilidad.
L

Organizacin de la RAM
Como sucede con la
ROM, es til pensar que la
RAM consta de varios registros, cada uno de los cuales
almacena una sola palabra de
datos y tiene una direccin
nica. Las M comnniente vienen con capacidades de palabras de lK, 4K,
8K, 16K, 64K, 128K, 2 S6K y
1024K; y tamaos de palabras de 1, 4 u 8 bits. Como
veremos ms adelante, la ca-

Registro O

1
--

Registro 1

':

A5-

'8
E

A4

A3

t*

''

Decodificador
de6a64
lneas

A0

Seleccin
de c!rcuito
(CS)

Registro 2

l
I
1

-+

1
1
l

Ai

D
1

i i i i

62 1

CS = O habita
todo el circuito
para LECTURA
o ESCRITURA

Registro 62

63

Selecciona
un registro

Figura 2.15

Registro 63

Buffers de salida

03

o2

01

o0

Salidas de datos

"""

"

" *

--

Seleccin del circuito i n t e p d o


igual a 0 11010. Como 0 110102 es
de RAM
igual a 2610, la salida del decodificaMuchos circuitos de memoria tiedor 26 pasar a estado alto, seleccionando el registro 26 para una opera- nen una o ms entradas CS' que se
cin de lectura o bien de escritura.
usan para habilitar o deshabilitar el
circuito en su totalidad. En el modo
deshabilitado, todas las entradas y saProceso de lectura
El cdigo de direccin selecciona lidas de datos se deshabilitan (en alta
un registro del circuito de memoria impedancia), de manera que no puede
para leer o escribir. A fin de leer el tener lugar ni la operacin de lectura
contenido del registro seleccionado, la ni de escritura. En este modo, el conentrada lectura/escritura (RIW' o tenido de la memoria no se afecta. La
WE') debe ser un 1. Adems, la entra- razn para tener entradas CS' ser
da CS' de seleccin de circuito debe ms clara cuando se combinen CI de
ser activada (con un O en este caso). memoria para obtener memorias de
Con la combinacin de WE' igual a 1 mayor capacidad. Observe que muy CS' igual a O habilitan los buffers de chos fabricantes llaman a estas entrasalida, de manera que el contenido del das CE' (Chip Enable). Cuando las
registro seleccionado aparecer en las entradas CS' o CE' se encuentran en
cuatro salidas de datos. Con VVE' su estado activo, se dice que el circuiigual a 1, se deshabilitan los buffers de to integrado de memoria ha sido seentrada de manera que las entradas de leccionado; de otro modo, se dice que
datos no afecten la memoria.
no lo est. Muchos circuitos integrados de memoria estn diseados para
Proceso de e s m k w a
consumir una potencia mucho menor
Para escribir una nueva palabra de cuando no estn seleccionados.
4 bits en el registro seleccionado, se
Los fabricantes a menudo combirequiere que WE' sea igual a O y CS' nan las funciones de entrada y salida
tambin. Esta combinacin habilita de datos (E/S), utilizando terminales
los buffers de entrada, de manera que comunes de entrada/salida. La entrala palabra de 4 bits aplicada a las en- da WE' controla la funcin de estas
tradas de datos se cargar en el regis- terminales de E/S.
Durante una operacin de lectura,
tro seleccionado. Con WE' igual a O,
tambin se deshabilitan los buffers de las terminales E/S actan como salisalida, de modo que las salidas de da- das de datos que reproducen el contetos se encuentran en el estado de alta nido de la localidad de direccin seimpedancia (desconectados), durante leccionada.
una operacin de escritura. La operaDurante una operacin de escritucin de escritura, desde luego, destru- ra, las terminales E/S actan como
ye la palabra que antes estaba almace- entradas de datos, a las cuales se aplinada en la direccin.
carn los datos a ser escritos.

PRACTICAS
En esta seccin describimos aplicaciones prcticas de
los conceptos adquiridos en este fascculo para que
"aprenda" a dominar los conceptos vertidos en los manuales de componentes,

Prctica 1: Aplicaciones
de las EPROM

Smbolo esquemtico y asignacin de terminales


para una memoria EPROM 27C32B

A7

Las EPROM se encuentran disponibles en el mercado en una amplia


gama de capacidades y tiempos de acceso; es comn encontrar dispositivos
con una capacidad de 128K x 8 y un
tiempo de acceso de 45 nanosegundos. La Intel 2732 es un ejemplo de
una EPROM comn. Esta es una
EPROM NMOS de 4K x 8 que funciona con una sola fuente de alimentacin de +S voltios durante una operacin normal.
En la figura 3.1, se puede ver el
smbolo lgico para la memoria 2 732.
Observe que el smbolo muestra 12
entradas para direcciones ( 212 = 4096),
y 8 salidas para datos, la memoria tiene dos entradas de control, la terminal
CE' es la entrada de habilitacin del
circuito y tambin sirve para colocarlo en modo de espera, donde disminuye el consumo de energa. La entrada
OE1/VPPtiene una doble funcin que
depende del modo de operacin del

A6

-----

24

--- VCC

23

---

A8

22

----

A9

21

--

A5 ----- 3
A4

---

Al1

A3

-- 5

20

--- OENpp

A2

-6

19

A10

Al

--

18

---

CE

A0 ---- 8

17

16

-- 0 6

15

---

o5

14

---

o4

13

--

o3

O0

--

o1

- 10

O2

GND

-- 11

---

12

27C32B

07

Figura 3.1

dispositivo. OE' es la entrada que habilita las salidas y se emplea para controlar los buffers de salida de datos, lo
que permite que el dispositivo pueda
conectarse al canal de datos de un microprocesador sin contienda por el canal. VPP es el voltaje especial de programacin requerido durante el proceso de programacin.
La 2732 tiene diversos modos de
funcionamiento que se controlan con
las terminales Cl y OE1/VPP, segn se

muestra en la figura 3.2.


El modo de programacin
se utiliza para escribir
nuevos datos en las celdas
de la EPROM. Esto se hace ms a menudo con una
EPROM limpia; es decir,
una que ya se borr con
anterioridad con luz UV
con lo cual todas las celdas
son unos.
En el proceso de programacin se escribe una
palabra de 8 bits en una localidad de direccin a la
vez, como sigue:

Figura 3.2

Diagrama a bloques

Salida de datos 00-D7

"CC

GND

Lgica de habilitacin

Bufiersde
salida

Compuerta Y

Entrada
de
direcciones

4
-4

---b

Decodificadoc

Matriz de celdas

de 32.788 bits

Nombre dd P H

Addreses
1. Se aplica la direccin
1 AO-Al1 /
1
Chip enable
que se desea grabar en
Ch@ut
enable
las terminales de direccin.
2. Se ponen los datos dePower supply
seados en las terminales
Ground
de datos que funcionan
como entradas durante
1el proceso de prograModo
OWpp
Salidas
CE
macin.
Datos (salida)
6ajo
i
Bajo
Leerlverificar
3. Se aplica un alto voltaje
Alta impedancia
Bajo
[
Alto
Deshabilitar salida
Espera
ARO
j (no importa)
Alta impedancia
nominal de unos 2 1 volB~P
1 VPP
Datos (Entrada)
Programa
tios en la terminal VPP.
4. Se aplican pulsos, de
manera que CE' se vaya a estado hace automticamente con un prograBAJO durante un tiempo normali- mador comercial de EPROM, semezado de 50 milisegundos. Este pro- jante a los programadores de PROM
ceso se repite en todas las ubicacio- ya descritos. Una EPROM limpia, se
nes de la memoria que se grabarn. puede programar en unos cuantos minutos, una vez que se ha dado entrada
El proceso puede ser grabando lo- a los datos deseados y se han aplicado
calidad por localidad mediante algn como carga en el programador de
circuito sencillo, pero se pueden nece- EPROM. La memoria Intel 27C5 12,
sitar varias horas. Por lo general, se es una EPROM de 64K x 8 que se
1

Fascculo 8. LA ELECTRONICA DlGlTAL A GRAN ESCALA

tenida en el microcircuito; no hay


puede programar con mucha ms raforma de seleccionar slo ciertas dipidez que la 2732. La 27C5 12 requierecciones que se desean borrar.
re un pulso CE' de slo 100 microseEl trabajo tpico de borrar y progragundos para escribir un slo byte
mar puede requerir de 20 minutos o
comparado con 50 milisegundos para
ms.
la 27 3 2; esto se convierte en un tiempo total de programacin del microcircuito de 8 a 10 segundos. La
Prctica 2: El Intel2864
27C512, como todas las EPROM, se
El smbolo lgico para el Intel
borra al exponerla a la luz UV de 15 a
2864, se muestra en la figura 3.3A. Es20 minutos.
Las EPROM se disearon original- t organizado internamente como una
mente para ser empleadas en aplica- matriz 8K x 8 con 13 entradas de diciones de investigacin y desaFigura 3.3
rrollo, donde es muy comn la
necesidad de alterar cierto nmero de veces el programa alEntradas de
macenado. Conforme se volvie--O !lo5
direcciones
ron ms confiables y menos
)-- EEPROM
8Kx8
costosas, fueron suficientemen2864
te atractivas para incluirlas en
Entradas
de
productos y sistemas de bajo y
control
WE
mediano volumen.
En la actualidad, todava hay
Entradas
en uso millones de EPROM,
Datos
pero tienen algunos inconveEscritura
Baja
Alta
Baja
Datos
nientes graves que se han reAlta-Z
Espera
Alta
suelto con los nuevos dispositivos de memoria EEPROM y
O Modo de
.
LModo de escritura -AEspera
memorias instantneas "flash",
:+
l
I
Direcciones estables
,
por lo cual las EPROM no se
utilizan en muchas aplicaciones
y diseos nuevos.
Estos inconvenientes incluyen:
----i

Hay que sacarlas fsicamente


de su circuito para borrarlas y
regrabarlas.
La operacin de borrado elimina toda la informacin con-

t 1 1 1 t 2

'13

' '

l4

Tpicamente 200 ns

Borrar y almacenar
operaciones; 4
tpicamente 5 rns

rctico de ELECTRONICA D l G l T A L

reccin (213=8192) y con ocho terminales de E/S. Hay tres entradas de


control que determinan el modo de
funcionamiento de acuerdo con la tabla incluida en la misma figura.
Con CE' en estado ALTO, el microcircuito se encuentra en su modo
de espera con baja corriente, por lo
que no se efectan operaciones en
ninguna localidad de la memoria y las
terminales de salida de datos estn en
estado de alta impedancia (desconectados).
Para leer el contenido de una localidad en la memoria, se aplica la direccin deseada en las terminales de direccin, se activa la terminal CE' para
que est en BAJO y se pone tambin
en estado BAJO a la terminal OE' de
habilitacin de salida, a fin de habilitar las memorias intermedias de datos
de salida. Durante una operacin de
lectura, se mantiene en ALTO la terminal WE' de habilitacin de escritura. Para escribir (programar) en una
localidad de la memoria, se deshabilitan los buffers de salida, a fin de que
los datos que se van a escribir se puedan aplicar como entradas a las terminales de E/S.
La temporizacin para la operacin
de escritura aparece en forma de diagrama de tiempo en la figura 3.3B.
Antes de tl, el dispositivo est en el
modo de espera. En ese momento se
aplica una nueva direccin. Al tiempo
t2, las entradas CE' y WE' se ponen
en estado BAJO para iniciar la operacin de escritura; OE' est en ALTO,

con lo cual las terminales de datos


permanecern en estado de alta impedancia. Los datos se aplican en las terminales de E/S al t3 y se escriben en la
localidad de direccin en el flanco de
subida de WE en t4. Los datos se extraen en tS.
En realidad, los datos primero se
almacenan (en el flanco de subida en
WE') en una memoria intermedia de
fiip-flop que es parte de los circuitos
de la 2864. All se retienen los datos
mientras otros circuitos en el microcircuito efectan una operacin de
borrado en la localidad seleccionada
de memoria en la matriz EEPROM,
despus de que el byte de datos es
transferido desde el buffer a la matriz
EEPROM y se almacena en esa localidad. Esta operacin tipica de borrar
y almacenar requiere de 5 milisegundos.
Cuando CE' regresa al estado ALTO en t4, el microcircuito vuelve a su
modo de espera mientras concluyen
las operaciones internas de borrar y
almacenar. La memoria 2864 tiene un
modo de escritura acrecentado, que
permite al usuario escribir hasta 16
bytes de datos en la memoria intermedia de flip-flop, donde es retenida
mientras el circuito de la EEPROM
borra las localidades seleccionadas de
la memoria. Luego, los 16 bytes de
datos se transfieren a la matriz de la
EEPROM para ser almacenados en
esas localidades. Este proceso tambin
requiere de alrededor de 5 milisegundos.

PROYECTO

Proyecto nico: Construccin


de un lector y grabador de
memoria RAM

Objetivo
Controlar el acceso a una memoria
RAM, grabar datos y recuperarlos mostrando el resultado mediante LEDs.

7 interruptores un polo un tiro


1 interruptor normalmente abierto un
polo un tiro tipo push button (G)
4 diodos LED (LD 1, LD2, LD3 y LD4)
1 tablilla para prototipo

Cable tipo telefnico

Procedimiento
En la 4.1 se muestra el diagrama
esquemtico que corresponde al cirMateriales
1 Lente de alimentacin de cinco voltios cuito lector grabador d e memoria.
Se ha utilizado una memoria tipo
1 circuito integrado 2 114 - (CI1)
RAM,y los procesos d e grabacin y
1 circuito integrado de 74241 - (CI2)
recuperacin
d e datos se realizarn
12 resistores de 220 Ohms a 112 Watt
d e manera manual.
(Indicados como R en el diagrama)
Diagrama esquemtico para un circuito lector y
grabador de una memoria tipo R A M

T"

Figura 4.1

G
Grabar

1
-

rctico de ELECTRONICA D l G l T A L

1. Debido a la complejidad visual del


circuito, no presentamos su versin en tablilla para prototipo, tendr que alambrar10 tal como se
realiz en circuitos anteriores.
2. Le recordamos que debe unir correctamente todas las terminales
indicadas para cada uno de los
chips.
3. Ensamble el circuito y realice las
pruebas correspondientes segn
los ejemplos indicados en la prctica.

Funcionamiento
La memoria de 2 114 tiene la capacidad de direccionar hasta 2 10 posibles localidades de memoria, en cada
localidad puede almacenar hasta cuatro bits de datos, recordemos que los
datos permanecern almacenados en
tanto la energa se mantenga conectada.
Los interruptores indicados con las
letras A, B y C, se han colocado para
controlar el acceso a las primeras
ocho localidades de memoria. Si el
interruptor se mantiene abierto, entonces la entrada estar en 1, pero si
el interruptor se cierra, entonces la
entrada estar en O. El acceso a las localidades de memoria se hace colocando el valor binario mediante estos
interruptores. Por ejemplo, si se desea almacenar o leer un dato en la direccin 101, entonces los interruptores A, B y C se deben colocar en
abierto, cerrado y abierto respectivamente. Con 3 interrupteres nicamente se puede acceder a las primeras ocho direcciones de memoria, si

se desea acceder a las direcciones siguientes, entonces se deben colocar


interruptores de la misma manera
que se hizo con las primeras tres entradas.
Las resistencias conectadas a las
entradas de los circuitos integrados
aseguran la puesta a 1, cuando los interruptores se oprimen, entonces las
entradas se ponen a O.
Para leer un dato almacenado en
una direccin de memoria, primero
se debe seleccionar, con los interruptores correspondientes, la direccin
del registro que se desea leer, sin
oprimir el interruptor G, entonces,
en los diodos LED de salida, se
muestra el valor binario almacenado
en dicho registro.
Para grabar un dato almacenado en
una direccin de memoria especfica,
procedemos a seleccionar en los interruptores A, B y C la direccin del registro, luego se especifica el dato que
se desea almacenar mediante los interruptores C, D, E y F, finalmente se
oprime por un lapso corto de tiempo
el interruptor G, esto ltimo activa la
entrada UT' de escritura de la memoria, obligndola a almacenar el dato de entrada. Por ejemplo, se desea
almacenar el dato 1010 en la localidad de memoria 0 1O, entonces los interruptores A, B y C se ponen en cerrado, abierto y cerrado respectivamente, a continuacin los interruptores C, D, E y F se ponen en abierto,
cerrado, abierto y cerrado respectivamente, finalmente se oprime el interruptor G y el dato queda almacenado en la direccin indicada.

LA CONVERSION

DE SENALES

Captulo

Como hemos podido visualizar hasta este punto, los circuitos digitales
manipulan entidades discretas llamadas bits y los problemas que se resuelven se deben ajustar a esta manera de
representar las cosas. Pero no todas las
entidades que se utilizan en electrnica son digitales, tambin se tienen elementos de tipo analgico en donde las
variables pueden tomar una cantidad
infinita de valores. Por esta razn es
importante entender la manera en que
se pueden enlazar los circuitos de tipo
digital, con los circuitos analgicos y
viceversa.

con valores discretos para el caso digital. Para ilustrar la diferencia entre la
representacin analgica y digital de
una cantidad, tomemos el caso de un
voltaje que vara en un rango de OV a
+5 voltios. La representacin analgica de esta cantidad abarca todos los valores entre O y +5V, de los cuales hay
un nmero infinito.
En el caso de una representacin digital usando un cdigo binario de 4
bits, slo pueden definirse diecisis valores. Pueden representarse ms valores entre O y +S voltios, que usando
ms bits en el cdigo digital. As, una
cantidad analgica puede representar-

Puntos de digitalizacln en una seal analgica

SEALESDIGITALES
Y ANAL~GICAS
Una cantidad analgica es
aquella que tiene un conjunto
continuo de valores dentro de
un rango dado, en contraste

Figura 1.1
n

oprctico de ELECTRONICA D I G I T A L

se, hasta cierto grado de exactitud, con


un cdigo digital que especifica valores discretos dentro del rango. Este
concepto se ilustra en la figura 1.1,
donde la funcin analgica rnostrada
es una curva suavemente cambiante
que toma valores entre O V y +S voltios. Si se usa un cdigo de 4 bits para
representar esta curva, cada nmero
binario representa un punto discreto
sobre la ciirva.
En dicha figura, se mide el voltaje
sobre la curva analgica en cada uno
de los veinte intervalos iguales. El voltaje en cada uno de estos intervalos se
representa mediante un cdigo de 4
bits, como se indica. En este punto tenemos una serie de nmeros binarios
que representan varios valores de voltaje junto con la curva analgica. Esta
es la idea bsica de una conversin
analgica a digital (A/D).
Una aproximacin a la funcin analgica de la grfica mostrada en la figura l .1, puede reconstruirse a partir
de la secuencia de nmeros digitales
que se ha generado. Obviamente, habr algn error en la reconstruccin,
porque slo se representan ciertos valores (veinte en este ejemplo) y no el

conjunto continuo de valores. Si se


grafican los valores digitales de todos
los veinte puntos, como se muestra en
la figura 1.2, tenemos una funcin
aproximada a la original. Como puede
ver, la grfica slo se aproxima a la
curva original porque hay valores desconocidos entre los puntos.

En las reas de la electrnica digital


y analgica es necesario realizar conversiones entre las seales de un sistema a otro tal como en el ejemplo anterior, estas dos operaciones se conocen
como:
Conversin de analgico a digital, se
indica mediante las siglas: A/D
Conversin de digital a analgico, se
indica mediante las siglas: D/A
Claramente se entiende que son procedimientos inversos uno del otro.
Los siguientes ejemplos ilustran algunos usos de los sistemas de conversin de seales en aplicaciones
de la vida cotidiana.

Reproduccin digital aproximada de la setial analgica de la figura 12-1

O000

+rr*['1

Figura 1.2

7 8

9 10 11 12 13 14 15 16 17 18 19 20

Control de Temperatura
Un ejemplo muy clsico de
un sistema de conversin analgico a digital, lo tenemos en los
autos modernos que muestran
en su panel de control la informacin referente a la temperatura del motor indicando que
est en grados centgrados, el
sistema utilizado para lograr este despliegue de datos (figura

1.3). La primera parte consiste


Sistema de monitoreo de temperatura de un automvil
en un elemento transductor o
sensor, el cual traduce las variaciones de temperatura en un
voltaje equivalente, as, por
Motor
ejemplo, a los 100 grados cenConvertidor
Decodificador
Displays
analgico
a digital
tgrados, el circuito podra enFigura 1.3
tregar 10 voltios de salida, a los
150 grados entregara 15 voltios, a los perforaciones que representan los da200 grados 20 voltios, etctera. Es de- tos y la seal analgica original, esta
cir que a partir de las variaciones de informacin es leda mediante un lser
temperatura del motor, el transductor y un recuperador ptico, a la salida se
entrega una seal analgica. Ahora obtiene los datos digitales, estos son
bien, se requiere de un convertidor procesados para reconstruir la seal
analgico/digital, el cual se encarga de analgica original, la cual es amplificaentregar a su salida un valor binario da para ser reproducida mediante un
discreto que representa la temperatura sistema de bocinas.
del motor. Finalmente, haciendo uso
En suma, los datos grabados en el
de decodificadores de binario a deci- disco compacto sirven para reconstruir
mal, el resultado del muestre0 se ilus- la seal analgica original (figura 1.4).
tra en displays de siete segmentos.
Todo este proceso se sucede en fracMultmetro Digital
ciones de segundo, mostrndose transLa mayora de las personas relacioparente para el usuario.
nadas con la electrnica, alguna vez
han utilizado un multimetro digital,
con este dispositivo se puede medir vaReproductor de discos compactos
Un ejemplo de conversin de digi- riables como la resistencia, la corriental a analgico lo encontramos en los te o el voltaje en un circuito. Especfisistemas reproductores de disco com- camente, la medicin de voltaje requiere de un procedimiento de conpacto.
El proceso inicia con la informacin versin de analgico a digital. Al coque se encuentra grabada sobre la su- nectar las puntas de prueba para medir
perficie del disco en forma de micro e! voltaje de un circuito, internamente
el
multmetro
Sistema de reproduccinde discos compactos
realiza comparaFigura 1.4
ciones entre el
voltaje entrante y
Amplificador
sus circuitos de
referencia, el relser 1 '
Amplificador
j
sultado se muesConvertidor
Sistema de
digital a analgico
bocinas
tra a travs de un
1

display de cristal lquido, segn el ran- de voltaje de acuerdo con la ecuacin:


go elegido previamente mediante el
(Voltaje de salidaNoltaje de entrada) = (RF/RE)
control correspondiente.

EL AMPLIFICADOR
OPERACIONAL
Un amplificador operacional abreviado como opamp es un amplificador
lineal que tiene dos entradas (inversora y no inversora) y una salida. Tiene
un voltaje muy alto y una impedancia
de entrada muy alta, as como una impedancia de salida muy baja. El smbolo del opamp se muestra en la figura
1.SA. Cuando se usa como un amplificador inversor, el opamp se configura
como se muestra en la figura 1SB. El
resistor de retroalimentacin, RF y el
de entrada, RE, controlan la ganancia

De donde (Voltaje de salidanioltaje


de entrada), es la ganancia de voltaje
de lazo cerrado; lazo cerrado se refiere
a la retroalimentacin de salida a entrada, provista por RF.
En la configuracin del amplificador inversor, la entrada de inversin
del opamp est aproximadamente en el
potencial de tierra (O voltios), debido a
que la retroalimentacin y la ganancia
de circuito abierto hacen al voltaje diferencial entre las dos entradas extremadamente pequeo. Puesto que la
entrada no inversora est conectada a
tierra, la entrada inversora est aproximadamente en O voltios, lo que se llama tierra virtual.
Cuando el opamp se usa como comY

Smbolo esquemtico de un
amplificador operacional

Circuito amplificador imrersor

RF

Entrada no
inversora

-,'!

Entrada
inversora

entrada

_I
@

Circuito comparador de voltaje

:
; :,,\
.,.

parador, como
se muestra en la
figura l.SC, se
aplican dos voltajes a las entradas.
Ciertos
voltajes de entrada difieren
por una cantidad muy pequea, se lleva
el opamp a uno
de sus estados
de salida saturada, dependiendo de cul voltaje de entrada
es mayor.

DIGITA LES

Los sistemas digitales complejos no


reconocen seales analgicas, slo entienden la presencia o ausencia de corriente elctrica, lo que establece dos
estados lgicos: "1" y "O". Por eso, para poder manejar seales analgicas
por computadores, es preciso realizar
una conversin.

/" ANALOGICOS

trada es ALTO (1 binario), la cantidad


de corriente depende del valor del resistor de entrada y es diferente para
cada resistor de entrada.
Puesto que prcticamente no hay
corriente en la entrada inversora del
opamp, todas las corrientes de entrada
se suman y fluyen a travs de RF. Como la entrada inversora est a cero
voltios (tierra virtual), la cada a travs
de RF es igual al voltaje de salida, de
manera que el voltaje de salida ser
igual al producto de IF y RF
Los valores de los resistores de entrada se escogen de manera que sean
inversamente proporcionales a los pesos binarios de los bits de entrada correspondientes. El resistor del nivel

Conversor D/A de entrada


ponderada en binario
U n mtodo de conversin D/A utiliza una red de resistores con valores
de resistencia que representan los pesos binarios de los bits de entrada del
cdigo digital. La figura 2.1 muestra
un DAC (conversor digital/analgico) de 4 bits
Circuito convertidor digital / analgico ponderado en binario
de este tipo. Cada uno de
los resistores de entrada
tendr o no corriente,
dependiendo del nivel de
voltaje de entrada. Si el
voltaje de entrada es de
cero voltios (O binario),
la corriente tambin ser
4
Figura 2.1
cero. Si el voltaje de en-

ms bajo (R), corresFigura 2.2


ponde a la entrada
Circuito convertidor digitall analgico en escalera W2R
del peso binario ms
alto (23). Los dems
resistores son mltiplos de R, (2R, 4R y
8R), y corresponden
a los pesos binarios
22, 2 1, y 20, respectivamente. Las corrientes de entrada
son, adems, proporcionales a los pesos binarios. As, el JAS (tierra, cero voltios). Esto reprevoltaje de salida es proporcional a la senta el nmero binario 1000. Un ansuma de los pesos binarios, debido a lisis de circuito mostrar que esto se
que la suma de las corrientes fluye a reduce a la forma equivalente ilustrada
en la figura 2.3A. Esencialmente, nintravs de RF.
Una de las desventajas de este tipo guna corriente va a travs de la resisde DAC, es el nmero de valores de tencia equivalente 2R, porque la enresistores distintos. Por ejemplo, un trada int-ersora est en tierra virtual.
conversor de 8 bits requiere de ocho As, toda la corriente (1 =5 voltios/2R)
resistores, variando desde cierto valor a travs de R7, va tambin a travs de
de R hasta 128 veces R en pasos pon- RF v el voltaje de salida es -5 voltios.
derados binariamente. Este rango de El amplificador operacional mantiene
resistores requiere tolerancias de una la entrada inversora (-) cerca de cero
parte en 255 (menos del 0.5%) para voltios debido a la retroalimentacin
convertir exactamente la entrada, ha- negativa. Por lo tanto, toda la corrienciendo a este tipo de DAC muy difcil te va a travs de RF en lugar de ir a la
de producir masivamente.
entrada inversora.
La fiapra 2.3B muestra al circuito
equivalente cuando la entrada D2 est
El conversor D/A

de escalera R/2R
Otro mtodo de conversin D/A es
la escalera R/2R para cuatro bits, como se muestra en la figura 2.2. Supera
uno de los problemas en el DAC de
entrada ponderada binariamente, al
requerir slo dos valores de resistores.
Supongamos que la entrada D3 es

a +5 voltios y las dems estn en tierra.

Esta condicin representa 0 100. Si


calculamos R8, obtenemos 2.5 voltios

en serie con R, como se muestra. Esto


resulta en una corriente a travs de RF
de 1 = 2.5V/2R, lo que da un voltaje
de salida de -2.5 voltios. Tenga en
mente que no hay corriente dentro de
ALTA (+5 voltios) y las dems son BA- la entrada inversora del opamp, y no

9. L A CONVERSION D l G l T A L DE S E A L E S

Figura 2m3

Circuito equivalente para D3 = 1. D2 = O DI =O,

a=O

Resistenciaen
escalera equivalente,
con D
,I DI v Do
a tierra

Clrcuito equivalente para D3 = O. D2 = 1, DI = O, Do = O

Do = O
DI = o

D3=0

Circuito equivalente para D3 = O, Da = O, DI = 1, Do = O

=m

SAL

Ir0

hay corriente a travs de la resistencia


equivalente a tierra porque tiene cero
voltios a travs de ella debido a la tierra virtual. La figura 2.3C muestra al
circuito equivalente cuando la entrada
D i est en +S voltios y las dems estn
en tierra. Esta condicin representa
00 10. De nuevo, si calculamos R8, obtenemos 1.25 voltios en serie con R,
tal como se indica. Esto resulta en una
corriente a travs de RF de 1 = 1.25
voltios/2R, lo que da un voltaje de salida de -1.2 5 voltios.
En la figura 2.4 se muestra el circui-

to equivalente que representa el caso


donde Do est en +5 voltios y las dems entradas estn en tierra. Esta condicin representa 000 1. Calculando
R8 da un equivalente de 0.625 voltios
en serie con R, como se muestra, la corriente resultante a travs de RF es 1 =
0.625 voltios/2R, lo que da un voltaje de salida de -0.625 voltios.
Observe que cada entrada ponderada ms baja sucesiva produce un voltaje de salida que se divide, de manera
que el voltaje de salida es proporcional
al peso binario de los bits de entrada.

I = 0.625V
2R

CARACTEI~STICAS DE
LOS CONVERSORES D/A

Figura 2.4
RF

plo, si un conversor tiene una salida


de escala completa de 10 voltios y la
exactitud es +O. 1% , entonces el error
mximo de cualquier voltaje de salida es

Las caractersticas de desempeo de


un DAC incluyen resolucin, exactitud, linealidad, monotonicidad y tiempo de establecimiento, con ellas pode(10 voltios) (0.001) 1O milivoltios
mos comparar entre diferentes tipos
de dispositivos de la misma clase. Las Idealmente, la exactitud debe ser, a lo
caractersticas de los DAC se descrimucho, +1/2 de un bit menos signiben en la lista siguiente:
ficativo (LSB). Para un conversor de
8 bits, 1 LSB es U256 = 0.0039
La resolucin de un DAC es el rec(0.39% de escala completa). La exacproco del nmero de pasos discretos
titud debe ser aproximadamente
en la salida. Esto, por supuesto, de+0.2%.
pende del nmero de bits de entraUn error lineal es una desviacin desda. Por ejemplo, un DAC de 4 bits
de la salida de lnea recta ideal de un
tiene una resolucin de una parte de
DAC. Un caso especial es un error
z4-1 (una parte en quince). Expresade balance, que es la cantidad de volda como un porcentaje es
taje de salida cuando los bits de en5)
lOO=6.67%.
El
nmero
total
(111
trada son' todos ceros.
de pasos discretos es igual a 2"-1,
Un DAC es monotnico si no toma
donde "n" es el nmero de bits. La
ningn paso inverso cuando se hace
resolucin tambin puede expresarse
su secuencia sobre todo su rango de
como el nmero de bits que se conbits de entrada.
vierten.
El tiempo de establecimiento, se deLa exactitud es una comparacin de
fine normalmente como el tiempo
la salida real de un DAC con la salique toma un DAC en ajustarse denda esperada. Se expresa como un
tro de +1/2 del LSB de su valor final
porcentaje de voltaje de salida de escuando ocurre un cambio en el cdicala completa o mximo. Por ejemgo de entrada.

.......

.........

.-

..............

Captulo
..U..

...

"-

..........

--.

CONVERSORES
ANALOGICOS / DCGITALES

INTRODUCCIN

ros. Un conversor de 4 bits de este tipo requiere quince comparadores. En


general, se requieren 2"-l comparadores para la conversin a un cdigo binario de "n" bits. Una de las desventajas del ADC de relmpago es el gran
nmero de opamp's comparadores ne-

Como hemos visto, la conversin


analgica a digital es el proceso mediante el cual una cantidad analgica
se convierte a la forma digital. Es necesaria cuando las cantidades medidas
deben estar en forma digital
para procesarse en una compu- Figura 3.1
tadora o para una exhibicin o
almacenamiento. Ahora examinaremos varios tipos de
conversores A/D.

Conversin A/D relmpago


El mtodo de relmpago
utiliza comparadores que relacionan voltajes de referencia
con el voltaje de entrada analgico. Cuando el voltaje analgico excede el voltaje de referencia para un comparador dado, se genera un estado de salida ALTO.
La figura 3.1 muestra un
conversor de 3 bits que usa siete circuitos comparadores; no
se necesita un comparador para la condicin de todos los ce-

Un ADC relmpago de 3 bits

u
i l
O ENABLE

Pulsos de

cesarios para un nmero


Circuito convertidor digital lanalgico d e rampa d e 8 Bits
binario de tamao razonaEntrada
analgica
ble. Su ventaja principal es
Circuito
que ofrece un tiempo de
conversin rpido, sino
que es inmediato.
Contador 0-256
El voltaje de referencia
Do
para cada comparador se
D1
CLK
D2 Cdigo
reloj
establece mediante la red
D3 binario
D4 de
divisora de voltaje resistiD5 8 Bits
D6
va. La salida de cada comD7
parador se conecta a una
Voltaje de referencia
en escalera
entrada del codificador de
1
DAC
1
prioridad. El codificador
Figura 3.2
hace un niuestreo mediante un pulso sobre la entrada de capacitacin, y un cdigo bina- pieza en RESES y la salida del DAC
rio de 3 bits que representa el valor de es cero. Ahora suponga que el voltaje
la entrada analgica aparece en las sa- analgico se aplica a la entrada. Cuanlidas del codificador. El cdigo binario do excede el voltaje de referencia (salise determina mediante la entrada de da de DAC), el comparador cambia a
orden superior que tenga un nivel AL- un estado de salida ALTO y activa a la
TO.
compuerta , ! D . Los pulsos de croLa tasa de muestre0 determina la nmetro empiezan a avanzar el contaexactitud con la cual la secuencia de dor a travs de sus estados binarios,
cdigos digitales representa la entrada produciendo un voltaje de referencia
analgica del ADC. Mientras ms de escaln desde el DAC.
El contador contina avanzando de
'muestras se tomen en una unidad dada, mis exactamente se representar la un estado binario al siguiente, produciendo pasos sucesivamente ms granseal analgica en forma digital.
des en el voltaje de referencia. Cuando
Conversor A/D de rampa digital
el voltaje de escaln de referencia alE1 mtodo de rampa digital de con- canza al voltaje de entrada analgico,
versin AD, se conoce tambin como la salida del comparador se pone en esel mtodo de rampa de escaln o de tado BAJO e inhabilita a la compuerta
contador. Emplea un DAC y un conta- AND, cortando as los pulsos de crodor binario para generar el valor digi- iimetro para detener el contador. El
tal de una entrada analgica. La figura estado binario del contador iguala en
3.2 muestra un diagrama de este tipo este punto al nmero de pasos en el
voltaje de referencia requerido para
de conversor.
Supongamos que el contador em- hacer la referencia igual a, o mayor
7

Figura 3.3
Secuencia de conversin de una seal analgica utilizando una resolucin de 4 Bits

1110

Tiempo de conversion mximo


para estos valores particulares

Entrada

Voltaje de referencia en escalera

Tiempo de conversin mnimo


para estos valores particulares

que la entrada analgica. Este nmero lucin de 4 bits. Observe que para cabinario, por supuesto, representa el da muestra, el contador debe contar
valor de la entrada analgica. El cir- desde cero hasta el punto en el que el
cuito lgico de control carga la cuenta voltaje de referencia de escaln alcanbinaria en los flip-flops y reajusta el ce el voltaje de entrada analgico. Los
contador, con lo cual se inicia otra se- tiempos de conversin varan, depencuencia para hacer un muestre0 del diendo del voltaje analgico.
valor de entrada.
El mtodo de rampa digital es ms
Conversor A/D de rastreo
lento que el mtodo de relmpago
El mtodo de rastreo utiliza un conporque, en el peor caso de entrada m- tador ascendente/descendente. Es ms
xima, el contador debe secuenciar a rpido que el mtodo de rampa digital
travs\de su nmero mximo de
Circuito convertidor A 1 D de rastreo con resolucin de 8 Bits
Figura
estados antes de
Entrada
analgica
que ocurra una
conversin. Para
una conversin
de 8 bits, esto significa un mximo
de 256 estados de
contador.
En la figura 3.3
se muestra una
secuencia de conversin de una seal para una reso-

porque el contador
Seal analgica digitalizada utilizando un convertidor A/D de rastreo.
v
no se restablece
Figura 3.5
despus de cada
muestra, pero, en
cambio, tiende a seguir la entrada analgica. La figura 3.4
muestra un ADC
de rastreo de 8 bits
comn.
Mientras el voltaje de referencia de
salida sea menor que la entrada anal- el contador cuente hacia arriba. Tan
gica, la salida del comparador ser AL- pronto como el contador se incremenTA, colocando al contador en el modo te en un estado, el voltaje de referende cuenta ascendente, lo que ocasiona cia se vuelve ms grande que la entraque ste produzca una secuencia as- da, conmutando al comparador a su
cendente de cuentas binarias. Esto estado BAJO. Esto hace que el contacausa un voltaje de referencia de esca- dor regrese una cuenta. Esta accin de
ln creciente del DAC, que contina ir adelante y atrs contina mientras la
hasta que la rampa alcance el valor del entrada analgica sea un valor constante, ocasionando as una oscilacin
voltaje de entrada.
Cuando el voltaje de referencia entre dos estados binarios en la salida.
iguala la entrada analgica, la salida Esta es una desventaja de este tipo de
del comparador cambia a BAJA y pone conversor. La figura 3.5 muestra el
91 contador en el modo de cuenta des- proceso de rastreo de este tipo de
cendente, haciendo que se regrese una ADC para una conversin de 4 bits.
cuenta. Si la entrada analgica est deConversor ALD de pendiente nica
creciendo, el contador continuar reA diferencia de los mtodos de ramgresando en su secuencia y siguiendo
efectivamente a la entrada. Si la entra- pa digital y rastreo, el conversor de
da est creciendo, el contador regresa- pendiente nica no requiere un DAC.
r una cuenta despus de que ocurra la Utiliza un generador de rampa lineal
comparacin y enseguida continuar para producir un voltaje de referencia
de pendiente constante. En la figura
de nuevo hacia adelante.
Cuando la entrada es constante, el 3.6 se muestra un diagrama de un circontador retrocede una cuenta cuando cuito conversor de pendiente nica. Al
la comparacin ocurre. La salida de principio de un ciclo de conversin, el
referencia ahora es menor que la en- contador pasa a RESET (se inicia la
trada analgica, y la salida del compa- cuenta desde cero) y la salida del generador se hace ALTA, ocasionando que rador de rampa es de cero voltios. La

Fascculo 9. L A CONVERSION DlGlTAL DE SEALE


*. - - "
m-"

-e-w<

u>

--u x

Diagrama esquemtico de un circuito convertidor A/ de pendiente nica


Entrada analgica

CLK

Comparador

1
Generador

Contador

Reset

Red lgica

Figura

entrada analgica es mayor que el voltaje de referencia en este punto y, por


lo tanto, produce una salida ALTA
desde el comparador. Este ALTO activa el cronmetro al contador y echa a
andar al generador de rampa.
Suponga que la pendiente de la
rampa es lvolts/milisegundos. La
rampa se incrementaEi-hasta que iguale a la entrada analgica; en este punto la rampa pasa a RESET y la cuenta
BCD se almacena en los flip-flops mediante el circuito lgico de control.
Supongamos que la entrada analgica
es 2 voltios en el momento de la comparacin. Esto significa que la rampa
es tambin 2 voltios y ha estado fbncionando por 2 milisegundos. Puesto
que la salida del comparador ha sido
ALTA por 2 milisegundos, se ha permitido que 200 pulsos de cronmetro
pasen a travs de la compuerta hacia el
contador (suponiendo una frecuencia
de cronmetro de 100 kilohertz). En
el momento de la comparacin, el

Salida binaria O
BCD

contador se encuentra en el estado binario que


representa al decimal 200. Con
una escala y descodificacin
apropiadas, este
nmero binario
puede exhibirse
como 2.00 voltios. Este concepto bsico se
usa en algunos
voltmetros digitales.

Conversor A/D de pendiente dual


La operacin de un ADC de pendiente dual es similar a la del tipo de
pendiente nica, excepto que en el primero se usa una rampa de pendiente
variable y una rampa de pendiente fija.
Este tipo de conversor es comn en
voltmetros digitales y otros tipos de
instrumentos de medicin. Un generador de rampa (integrador), Al, se
usa para producir la caracterstica de
pendiente dual. En la figura 3.7 se
muestra un diagrama de bloques de un
ADC de pendiente dual.
Mientras que en la figura 3.8 se ilustra la conversin de pendiente dual.
Empiece por suponer que el contador
est en RESET y la salida del integrador es cero. Ahora suponga que se
aplica un voltaje de entrada positivo a
la entrada, a travs del interruptor
(S 1,) tal como lo eligi el circuito lgico de control. Puesto que la entrada
inversora de Al es una tierra virtual, y

Entrada
analgica (Vent)

Figura 3.7

Circuito conversor A 1 D de pendiente dual

Control de conmutador

Red Igica
de contrd

FLIP-FLOPS

EN

(activacin)

Salida binaria

suponiendo que Vent es constante por


un periodo dado, habr corriente
constante a travs del resistor de entrada R y, por lo tanto, a travs del capacitor C. El capacitor C se h r g a linealmente porque la corriente es
constante y, como resultado, habr
una rampa de voltaje lineal de sentido
negativo en la salida de Al, como se
ilustra en la figura 3.9. Cuando el contador alcanza una cuenta especificada,
se restablecer, y el circuito lgico de

control conmutar el voltaje de referencia negativo (-VREF) a la entrada


Al. En este momento, el capacitor se
carga a un voltaje negativo (-V) proporcional al voltaje analgico de entrada.
Ahora, el capacitor se descarga linealmente debido a la corriente constante desde -VREF como se muestra
en la figura 3.10. Esta descarga lineal
produce una rampa de sentido positivo
en la salida de Al, empezando en -V y
Figura 3.8

Rampa con tendencia negativa d e intervalo fijo


Vent

CLK

m,,=
LllJ

>

Intervalo fijo

,- t=n cuentas

Cuenta hasta n y
luego reestablece

Fascculo 9. L A

--

=-

W"

Vent

ALES

Final del intervalo fijo cuando el contador enva un pulso para


controlar la red lgica y conmutar al S1

-v
>c

Reestabl. de
contadur

I I I I

Red lgica
de control

'

Cerrojos
EN

l l l l l l ! l

Figura 3.9

teniendo una pendiente constante que


es independiente del voltaje de carga.
Conforme el capacitor se descarga,
el contador avanza desde su estado de
tarde
restablecimiento. El tiempo que
el capacitor en descargarse a cero del voltaje inicial -V (proporpende e
cional a Vent), porque la tasa de descarga (pendiente) es constante. Cuando el voltaje de salida del integrador

(A1) llega a cero, el comparador (A2)


cambia al estado BAJO e inhabilita al
cronmetro del contador. La cuenta
binaria se cierra, completando as un
ciclo de conversin.
La cuenta binaria es proporcional a
Vent porque el tiempo que el capacitor
tarda en descargarse depende slo de T) y el contador registra este intervalo
de tiempo.

Rampa con tendencia positiva y pendiente fija, mientras el contador cuenta hacia arriba
nuevamente. Cuando la rampa alcanza O V, se detiene el contador y la salida del
contador se carga en los cerrojos

Figura 3.1 8

Vent

CLK

--nrL---R

-L

Cuenta hasta que


la rampa se anula

Tiempo variable

O t=n cuentas
endiente
fija
-

II

I
Red Igica
de control

Cuenta cargada
en los cerrojos

EN
I

I I I I
D7

D5 D4 D3 D2 D1

PRoY ECTOS
Describimos en este captulo algunos circuitos transmisores
y receptores que emplean circuitos integrados digitales
codificadores, conversores, compuertas, flip-flops , etc. Este es el ltimo apartado de la obra dedicado a circuitos
y por ello decidimos incluir proyectos que posean todos los
elementos estudiados a lo largo del curso. Por tratarse de
un "apndice", la descripcin de cada circuito se realiza
sin incluir la placa de circuito impreso, ni el montaje en experimentador digital y tampoco la lista de materiales, sin
embargo, quienes deseen armar cada prototipo, no tendrn inconvenientes si arman los diagramas con los componentes mencionados.

BCD. Luego veremos el receptor, en


el que usamos como decodificador el
integrado MC 145027, y las variantes
que se pueden lograr en la demultiplexin segn los requerimientos de comando que se necesiten.

Vamos a desarrollar varios circuitos


en los que veremos distintas maneras
de lograr un mismo efecto, a partir de
circuitos integrados comerciales que
poseen elementos estudiados en este
curso. El transmisor que realizaremos
Proyecto 1: Transmisor de
utiliza un integrado MC 145026 como
4 Canales
codificador y lo dotamos de cuatro canales de emisin, en la versin simple,
En la figura 4.1 se observa el circuiy 16 canales en la versin multiplexada to esquemtico de este transmisor. La
frecuencia
de
operacin est
en el orden de
los 300MHz, la
cual es modulada
por los trenes de
pulsos que se generan en el integrado
145026
cada vez que
L
L
1
Figura 4.1
pulse una tecla.

Fascculo 9. L A CONVERSION DlGlTAL DE SENALES

Funcionamiento:
Ya sabemos que este integrado no
consume corriente mientras est en
reposo, y slo lo hace en el tiempo de
funcionamiento. Tambin sabemos
que se pone en funcin al enviar el terminal 14 (habilitacin) a masa. Por este motivo la pila de 12V que usamos
para la alimentacin de todo el circuito, est permanentemente conectada,
o sea, sin interruptor. En este caso utilizamos un transistor N P N para enviar
a masa dicho pin 14, de este modo la
emisin se produce en forma simultnea con el cierre de un pulsador, ya que
todos ellos atacan la base del transistor
a travs de resistencias de lo&. De este modo cada vez que se pulsa uno, o
ms de uno, se da un nivel alto en la
entrada dato correspondiente y se polariza positivamente la base del transistor, ste se satura y enva a masa el terminal 14. En esta situacin el integrado se pone en marcha y genera los trenes de pulsos codificados que se obtienen en la salida del pin 15 y se aplican
a la base del transistor oscilador, Si
bien hay otros transistores que se pueden usar en esta etapa, preferimos el
BF199 por sus buenas condiciones de
estabilidad trabajando en esta banda de
UHE El BF199, al igual que el BC548,
est al corte mientras no reciba seal
del integrado, porque la salida del pin
15 se encuentra en O cuando ste no
est activo; por lo tanto, tampoco esta
etapa consume corriente cuando est
en reposo. El diodo led conectado desde +& al colector del 548 cumple la doble funcin de indicar qu se est emitiendo y el estado de la pila. Efectiva-

mente como su alimentacin se efecta


a travs de un zener de 6,8V, el brillo
del mismo se ir reduciendo con la
descarga y al descender a menos de 9V,
no encender nada. Decimos a menos
de 9V porque se debe considerar la
propia cada en el led, que es de 2V y
que se suma al valor zener del diodo:
6.8 + 2 = 8.8V El transmisor an funcionar, pero el led nos anuncia que ha
llegado la hora de reemplazar la pila.
Los pines 1 a 5 se usan para codificar la
transmisin; ya sabemos que se efecta
en trinario, es decir que cada patita se
puede dejar sin conexin, o bien conectarla a masa o a +B. Las patitas 6,
7, 9 y 10, corresponden a las entradas
de datos a enviar, o sea, que cada 1 que
se aplica a estas entradas ser transmitido en el orden del cdigo BCD, y
luego en el receptor se har la decodificacin correspondiente.
Proyecto 2: Transmisor de
16 Canales

Bsicamente este transmisor es


igual al anterior, la diferencia radica en
las entradas de datos, que en este caso
hay que multiplexarlas para lograr
transmitir el cdigo BCD correctamente. Para ello realizamos una matriz con diodos rpidos comunes, del
tipo lN4148 o similares, a fin de aplicar en las entradas de datos los estados
altos necesarios que den salidas desde
el O decimal hasta el 15 decimal, o sea
0000 hasta 1111 en binario.

Funcionamiento:
En la figura 2 se observa esta matriz

Curso prctico de ELECTRONICA D l G l T A L

1 5 1 4 13 1 2 1 1 10

Figura 4.2

de diodos y su conexin con las entradas de datos del integrado. Analicemos


brevemente cmo funciona la matriz
de diodos: al apretar la tecla correspondiente al O, se polariza el transistor pero no se aplica tensin a ninguna entrada por lo tanto se cierra el terminal 14
a masa y se produce la transmisin de
un cero (entradas = 0000). Con la tecla
1 se aplica un nivel alto en la entrada
del terminal 6 que corresponde a la columna 2 por lo que la trans~nisinser
de un 1 en cdigo BCD (entradas =
0001). La tecla 7 enva nivel alto a las
patitas 6, 7 y 9 por lo cual el nmero 7
decimal ser transmitido en BCD
(O 111) y yendo al otro extremo, observamos que la tecla 15 polariza las cuatro entradas con nivel alto, o sea un 15
binario (entradas = 111l), lo que significa que en el receptor, las cuatro salidas disponibles ms la salida VT, estarn activas. Esto suceder con el resto
de teclas que no mencionamos, es decir
que el nmero decimal que le corresponde, al apretarla, enviar niveles altos a las entradas correspondientes, a
travs de los diodos, para formar el
mismo nmero en cdigo BCD, el que
finalmente ser emitido.

Analice cada tecla y vea que esta


verdad se cumple.
El circuito est
preparado
para
usar un teclado lineal de 16 teclas,
que i$s el mximo
nmero que podemos
transmitir
(1 11l), pero nada
impide realizarlo con un teclado de 12,
por el contrario, ser ms fcil la elaboracin de la matriz de diodos, ya que las
ltimas lneas correspondientes a las
teclas 12, 13, 14 y 15 no se instalan, como as tampoco los diodos asociados a
ellas, que son 12.
De esta manera el nmero ms alto
que se puede transmitir es el once
(10 11). La bobina osciladora es muy fcil de construir; se trata de una sola
vuelta de alambre de cobre de 1 mm de
seccin sin llegar a cerrarla, y con un
dimetro de 15 mm. Para quienes se
animen a dibujar el impreso, pueden
formarla del mismo cobre, en forma
circular o rectangular, dndole un ancho a la pista de 3 mm. El choque de
RF es de 1,5pH o 2,2pH, del tipo resistencia (el aspecto fsico parece una resistencia). El trimmer para el ajuste de
frecuencia es de 2,7 a 10pF de variacin, del tipo MURATA de color azul.
Si es de mayor capacidad tambin funciona, pero se torna ms crtico el ajuste. Las resistencias son comunes, pero
los capacitores conviene que sean del
tipo plate o multicapa, ya que tienen
mejor precisin en su valor y mayor estabilidad trmica.
COMUN

Antena 25 Cm
t 8 V
10K

18011

7 a

150K

VSS
12K

16
6

8
'

15 -O-A

33Pf

6,8K

Figura 4.3

RECEPTOR DE 4 CANALES CODIFICADO

Proyecto 3: Receptor Bsico


Veremos ahora cmo recibir los datos a partir de las seales emitidas por
cualquiera de los dos transmisores descritos. Comenzaremos con el receptor
de 4 canales.

Funcionamiento:
En la figura 4.3 observamos el circuito del receptor que emplearemos
para recibir y decodificar las seales
emitidas. Se trata de un receptor regenerativo que posee buena sensibilidad
y, dada su sencillez, es apto para los fines buscados.
Se compone de cuatro etapas; la primera de ellas es la osciladora en la que
usamos un transistor de R.E para alta
frecuencia, tipo MPSHI O; tambin
pueden usarse los tipos BFW92,
BFR91, BFR93 y BFR96 con buenos
resultados. Los elementos que componen esta etapa son de las mismas caractersticas que los empleados en el
transmisor, en cuanto a la bobina, choque de R.F. trimmer, etc.
La segunda etapa opera con un

transistor BC550, que es muy similar


al BC547 pero con menor nivel de ruido; est dispuesto como amplificador
de alta ganancia para la seal de baja
frecuencia, que es precisamente la seal de trenes de pulsos ya detectados
en la etapa osciladora. Luego la seal
se vuelve a amplificar en la tercera etapa por medio del amplificador operacional 741. Por ltimo, la cuarta etapa
se encarga de conformar la seal digital, en amplitud y cuadratura, para ser
aplicada a la entrada del integrado decodificador MC 145027. En esta etapa
utilizamos un transistor BC547, ya
que no se requiere ninguna condicin
especial, y bien puede usarse cualquier
transistor NPN de usos generales.
Las salidas del integrado 145027 se
ha11 identificado segn el cdigo BCD
o sea que la salida A pertenece al dgito menos significativo y la salida D, al
ms significativo y corresponden a los
pines 15, 14, 13 y 12, respectivamente.
Tambin disponemos de la salida de
validacin de transmisin (VT) que
sabemos es una tensin de nivel alto
que aparece siempre que la recepcin

rctico de ELECTRONICA D l G l T A L

se establezca en el cdigo correcto.


Recuerde que la salida VT es independiente de las salidas BCD, o sea que
aun cuando la recepcin corresponda
al cdigo O (OOOO), esta tensin estar
presente, mientras que las salidas
BCD estarn todas en O.

Proyecto 4: Etapa de Control


de 4 Canales
El circuito siguiente corresponde a
una etapa de control multipropsito.
Al asociarla con el receptor base, disponemos de 4 canales con los que se
pueden accionar luces, alarma, portones, artefactos elctricos, etc, por citar
algo, ya que su imaginacin sabr darle otros usos. En la figura 4.4 exponemos este circuito.

Funcionamiento:
Las salidas del integrado 145027 incluso la salida VT, se conectan a un integrado CD4081, que es una cudru-

r-

1K
MA

ple compuerta AND de 2 entradas. Se


incluye este integrado para evitar los
cerrojos del 5027, que en este circuito
no son necesarios; por otra parte, digamos que no son muy fiables. De
acuerdo a la tabla de verdad AND, slo tenemos salida de nivel alto cuando
sus dos entradas estn en 1, los dems
estados dan salida O. Observando el
circuito vemos que la salida VT se conecta con una de las entradas de todas
las compuertas. Las otras entradas se
conectan a las salidas BCD del 5027.
De este modo para que una compuerta conmute a 1, es necesario que
reciba el 1 correspondiente a la salida
BCD del 5027 y el 1 correspondiente
a la tensin VT. Luego, al cesar la
transmisin, la tensin VT pasa a O,
por lo que aunque haya quedado retenido el 1 de la salida del 5027, la salida de la compuerta 4081 ser O (1.O =
O). Esta situacin ser igual en las dems compuertas.
En el instante de transmitir, al apretar un pulsador,
establecemos
un nivel alto en
la entrada dato
y en la base del
transistor. De
este modo el
transmisor se
pone en funcin y enva el 1
que hay en el
dato. Pero al
soltar el pulsador, se inteFigura 4.4 rrumpe el nivel
positivo en el

dato y en el transistor y esto trae como


consecuencia que la ltima parte de la
emisin de la "palabra" digital, algunas
veces corresponda a un O, ya que el dato en esa ltima fraccin de segundo
est en O. Esto trae aparejado que el
integrado 145027 algunas veces no retenga en los cerrojos de salida el dato
enviado. La resistencia de 10kQ en serie con la lnea VT y el electroltico de
1pF se encargan de filtrar posibles espurios de lnea que pueden producir
cambios indeseados en las compuertas.
Las salidas de las compuertas van a
las cuatro lneas de control disponibles; se han representado dos de ellas
con sendos Flip-Flops CD4013, conectados como llaves oscilantes o vaivn y las otras dos como seguidoras de
la transmisin. Esto significa que al
apretar el pulsador correspondiente a
la lnea A del transmisor, el Flip-Flop
cambia de estado y pone a 1 la salida Q
que queda retenida, se satura el transistor y cierra el rel. Una nueva pulsacin con el mismo botn, lleva el
Flip-Flop a su estado de reposo, con lo
cual se desactiva el rel. La lnea D
funciona del mismo modo, con el botn correspondiente del transmisor.
Las otras dos compuertas polarizan un
transistor en cada lnea B y C, ambos
estn dispuestos como comnmente se
denomina "colector abierto". Estas
dos lneas slo estn activas mientras
se mantengan pulsados los botones correspondientes del transmisor, al soltarlos, se interrumpe la transmisin y
retornan a O.
Se pueden instalar rels de alta potencia, del tipo usado en los automvi-

14

7-

= 8V Todos.

\
receptor
se aplican a las entradas del
integrado CD4081, que funciona del
mismo modo. Las salidas de este integrado se conectan con las entradas A,
B, C, y D del 4514.
En estas condiciones est todo dispuesto para que se efecte la decodificacin de cualquier nmero decimal
entre el O y el 15 que se emita con el
transmisor de 16 canales expuesto. Para lograr un O activo de nivel alto, es
decir que se comporte como las dems
salidas, recurrimos a los oficios de dos
diodos y un transistor.
Toda vez que se reciba una transmisin entre el uno y el quince, la salida
VT pasa de tener un nivel bajo a un nivel alto, y la salida SO lo hace a la inversa en el mismo instante, es decir
cambia de 1 a O.
De esta manera la base del transistor que estaba a masa a travs del diodo conectado a VT, sigue estando a
masa, pero ahora a travs del diodo conectado a SO. En cambio, si la emisin

desde el transmisor se trata


S2
S3
de un O, la saliS4
da V T tambin
cambia a 1 coS5
S6
mo
siempre,
S7
S8
pero la salida
S9
S1 o
SO se mantiene
S1 1
S12
en el mismo nivel de reposo,
S1 3
S14
es decir: l . En
S1 5
esta situacin, y
O Activo
solamente durante la transmisin del O,
los dos diodos
se encuentran con un nivel alto en sus
ctodos, por lo que la base del transistor sale de su polarizacin negativa y
pasa a tener un nivel positivo a travs
de la resistencia de 1OOkSZ conectada a
la fuente.
El capacitor electroltico conectado
de base a masa es para introducir una
demora en la conduccin del transistor a fin de evitar los estados de indecisin que inevitablemente se produciran por la suma de los tiempos de
conmutacin de los integrados 408 1 y
45 14, en la decodificacin de las lneas
1 a 15, cosa que no ocurre con el O
porque en este caso no estn activos.
Puede alimentarse con una batera
de 9 volt, si el espacio del gabinete lo
permite, con lo que se obtiene mayor
autonoma.
En este caso el diodo zener hay que
reemplazarlo por uno de 4,7V, a fin de
que deje de encender por debajo de los
7 volt y anuncie de esta manera el
reemplazo de la batera.
Figura 4.5

ESTRUCTURA
DE UNA
COMPUTADORA

DE UNA COMPUTADORA
carn a computadoras de todos los tamaos.
El microprocesador y la microcomputadora revolucionaron la industria
electrnica y han tenido un impacto
tremendo en muchos aspectos de nuestras vidas. La integracin de circuitos
integrados de alta densidad ha reducido
tan significativamente el tamao y el
costo de las computadoras, que los diseadores consideran utilizar rutinariamente el poder y la versatilidad del microprocesador y la microcomputadora
en una amplia variedad de aplicaciones
(fkura 1.1).
Analizaremos los principios bsicos
del funcionamiento de las microcomputadoras. Aunque hablamos mayoritariamente de las microcomputadoras,
casi todos los conceptos e ideas se apli-

LAS COMPUTADORAS
DIGITALES
Una computadora digital es una
combinacin de dispositivos y circuitos
digitales que pueden realizar una secuencia programada de operaciones
con un mnimo de intervencin humana. A esa secuencia de operaciones se
les denomina programa.
El programa es un conjunto de instrucciones codificadas que se almacena
en la memoria interna de la computadora con todos los datos que el programa requiere; cuando a la computadora
se le ordena ejecutarlo, sta lleva a cabo, a velocidades extremadamente altas, las instrucciones en el orden en que
estn almacenadas en la memoria hasta que el programa se completa.

Klocidad de Proceso
Sin embargo, es la velocidad con la cual la computa-

rctico de ELECTRONICA D l G l T A L

dora realiza este acto tan sencillo, lo


que lo convierte en una maravilla de la
tecnologa moderna. Las velocidades
del ordenador se miden en Megahertz
(Mhz), o millones de ciclos por segundo. Es decir, una computadora con una
velocidad de reloj de 250MHz, es capaz
de ejecutar 250 millones de operaciones discretas por segundo. Las microcomputadoras de compaas grandes
pueden ejecutar entre 200 y 300 millones de operaciones por segundo, mientras que las supercomputadoras utilizadas en aplicaciones de investigacin y
de defensa militar alcanzan velocidades
de miles de millones de ciclos por segundo. La velocidad y la potencia de
clculo de las computadoras digitales se
iiicreinentan an ms por la cantidad
de datos manipulados durante cada ciclo. Si una computadora verifica slo
un flip-flop cada vez, dicho flip-flop
puede representar solamente dos comandos o nmeros. As, O N simbolizara una operacin o un nmero,
mientras que O F F simbolizar otra u
otro. Sin embargo, al verificar grupos
de flip-flops o registros de memoria
enlazados como una sola unidad, la
computadora aumenta el nmero de
operaciones que puede reconocer en
cada ciclo. Por ejemplo, un ordenador
que verifica dos flip-flops cada vez,
puede representar cuatro nmeros (del
O al 3), o bien ejecutar en cada ciclo una
de las cuatro operaciones, una para cada uno de las siguientes posibles combinaciones de datos:
OFF-OFF
OFF-ON

(O)
(1)

ON-OFF
ON-ON

(2)
(3)

Capacidad de Procesamiento
(capacidad de p~ogramacin)
Las computadoras de la dcada de
1970 eran capaces de verificar 8 flipflops o conmutadores simultneamente; es decir, podan verificar 8 dgitos
binarios, de ah el trmino bit de datos
en cada ciclo. U n grupo de 8 bits se denomina byte y cada uno contiene 256
configuraciones posibles de O N y O F F
(1 y O). Cada configuracin equivale a
una instruccin, a una parte de una instruccin o a un determinado tipo de
dato; estos ltimos pueden ser un nmero, un caracter o un smbolo grfico.
Por ejemplo, el cdigo 1 1010010
puede representar datos binarios o
bien, puede indicarle a la computadora
que compare los datos almacenados en
estos flip-flops con los datos almacenados en determinada ubicacin del chip
de memoria.
El nmero de bits simultneos y el
tamao de los conjuntos de instrucciones, contina incrementndose a medida que avanza el desarrollo de los ordenadores digitales modernos.

OPERACI~N
DE LAS COMPUTADORAS
Las compatadoras no piensan, es el
programador el que ofrece un programa de instrucciones y datos que especifican todos los detalles de lo que debe
hacerse, para qu hacerlo y cundo hacerlo. La computadora es simplemente

Fascculo 10. ESTRUCTURA DE UNA

una mquina de alta velocidad que puede manipular datos, resolver problemas, tomar decisiones, todo bajo el
control del programa. Si el programador comete un error en el programa o
introduce los datos equivocados, la
computadora producir resultados
errneos.
Una pregunta ms adecuada que
puede hacerse acerca de esto es: tCmo hace una computadora para ejecutar un programa de instrucciones? Por
lo general, esta pregunta se responde
mostrando un diagrama de la arquitectura de una computadora (la disposicin de sus diversos elementos) y despus incursionando paso a paso en el
proceso que la mquina sigue al ejecutar el programa.

1.2). Las flechas en este diagrama indican la direccin en la cual fluyen los datos, informacin o seales de control.
Se usan dos flechas de diferentes tamaos; las flechas mayores representan
datos o informacin que consiste en un
nmero relativamente grande de lneas
paralelas, las lneas menores representan seales de control que, por lo general, son slo una o unas cuantas lneas.

Unidad Aritmtica Lgica

Tambin conocida como ALU, por


sus siglas en ingls, es el rea de la computadora en la cual se realizan operaciones aritmticas y lgicas con datos.
El tipo de operacin que se realizar
queda determinada por medio de la
unidad de control y los datos que sern
utilizados por la ALU pueden provenir
Arquitectura
de la unidad de memoria o de la unidad
Las computadoras tienen cinco ele- de entrada.
mentos o unidades esenciales. La uniLos resultados de las operaciones
dad aritmtica lgica, la unidad de me- realizadas en la ALU pueden transfemoria, la unidad de control, la unidad rirse a la unidad de memoria para ser
de entrada y la unidad de salida (figura almacenados de manera temporal o
pueden ser enOrganizacin bsica de la computadora
viados a la uni,_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Figura 1.2
dad de salida ex(CPUi Unidad central
de prozesmiento
!
terna.
I
1

Unidad de
Memoria

"'

entrada

Datos de
salida

La memoria
almacena grupos
de dgitos (palabras) binarios
que pueden representar instrucciones (programa) que la

rctico de ELECTRONICA DlGlTAL

computadora ejecutar. La memoria


tambin sirve como almacenamiento
de resultados intermedios y finales de
operaciones aritmticas. La operacin
de la memoria es controlada por la unidad de control, que indica una operacin de lectura o de escritura. Una localidad dada en la memoria se accesa
por la unidad de control, la cual proporciona el cdigo de direccin adecuado. Puede escribirse informacin en
la memoria de la ALU o de la unidad
de entrada, una vez ms bajo el mando
de la unidad de control. Tambin, puede leerse informacin de la memoria de
la ALU o de la unidad de entrada.

Unidad de Entrada
Est formada de todos los dispositivos que se usan para tomar informacin
y datos externos a la computadora, para despus colocarlos en la unidad de
memoria o en la ALU. La unidad de
control determina hacia donde se enva
la informacin de entrada.
La unidad de control se utiliza para
meter el programa y los datos en la unidad de memoria antes de poner en
marcha la computadora. Asimismo, esta unidad se usa para introducir datos
en la ALU desde un dispositivo externo
durante la ejecucin de un programa.
Algunos de los dispositivos de entrada
comunes son los teclados, interruptores, unidades de disco magntico, unidades de cinta magntica y convertidores de analgico a digital (ADC).

cin de la computadora al exterior. Los


dispositivos de salida son dirigidos por
la unidad de control y pueden recibir
datos de la memoria la o de la ALU, los
cuales despus se colocan en forma
adecuada para su uso externo. Algunos
ejemplos de dispositivos de salida comunes son dispositivos de exhibicin
LED, luces indicadoras, impresoras,
unidades de disco o cinta, monitores de
vdeo y convertidores de digital a analgico (DAC). Conforme la computadora ejecuta su programa, generalmente tiene resultados de seales de control
que debe presentar al mundo exterior.
Por ejemplo, un sistema de computacin podra tener una impresora de 1neas como dispositivo de salida. Aqu,
la computadora enva seales para imprimir los resultados en papel. Una microcomputadora podra exhibir sus resultados en luces indicadoras o en dispositivos de exhibicin tipo LED.

Inte$az
Los componentes que constituyen
las unidades de entrada y salida se llaman perifricos, porque estn en el exterior del resto de la computadora.
El aspecto ms importante de los perifricos es que incluyen la interfaz. La
interfaz se define especficamente como la transmisin de informacin digital entre una computadora y sus perifricos en una forma compatible y sincronizada.
Muchos dispositivos de entrada y salida no tienen compatibilidad con la
computadora debido a diferencias en
Unidad de Salida
Consta de los dispositivos que se caractersticas, tales como velocidad de
usan para transferir datos e informa- funcionamiento, formato de datos (por

Fascculo 10. ESTRUCTURA DE UNA COMPUTADOR


.
. ,*--m

A
.

ejemplo, BCD, ASCII, binario), modo


de transmisin de datos (serie o paralelo) y nivel de las seales lgicas. Esos
dispositivos de entrada y salida requieren circuitos especiales de interfaz que
les permiten comunicarse con las secciones de control, memoria y ALU del
sistema de la computadora.

Unidad de Control
La funcin de la unidad de control
consiste en dirigir la operacin de todas
las otras unidades ofreciendo seales de
temporizacin y control. En cierto sentido, la unidad de control es como el
director de una compaa, quien es el
responsable de mantener a cada uno de
los miembros de la misma en coordinacin adecuada para que se mantenga la
produccin. Esta unidad contiene circuitos lgicos y de temporizacin que
generan las seales adecuadas que se
necesitan para ejecutar cada instruccin en un programa.
La unidad de control extrae una instruccin de la memoria, mediante el
envo de una direccin y un comando
de lectura a la unidad de memoria. La
palabra de instruccin almacenada en
la localidad de la memoria se transfiere
despus a la unidad de control. Esta palabra de instruccin, la cual est en alguna forma de cdigo binario, es descodificada despus por los circuitos 1gicos de la unidad de control para determinar qu instruccin es solicitada,
la unidad de control utiliza esta informacin para generar las seales necesarias y as ejecutar la instruccin.
Esta secuencia de bsqueda y acarreo de un cdigo de instruccin y lue-

""

go la ejecucin de la operacin indicada, la repite una y otra vez la unidad de


control (figura 1.3). Esta secuencia repetitiva de bsqueda y ejecucin contina hasta que se apaga la computadora
o hasta que la unidad de control recibe
y carga una instruccin que le ordena
se detenga.
Entonces, como vemos, la computadora contina efectuando las mismas
operaciones bsicas una y otra vez: bsqueda, ejecucin, bsqueda, ejecucin,
etctera. Por supuesto, los diversos ciclos de ejecucin sern distintos para
cada tipo de instruccin, conforme la
unidad de control enva seales diferentes a las otras unidades para ejecutar
una instruccin en particular.

Unidad Central de Procesos (CPW


En la figura 1.2, la ALU y la unidad
de control se muestran combinadas en
la llamada Unidad Central de Procesos
o CPU. Lo anterior se hace comnmente para separar los cerebros de la
computadora de otras unidades. En
una
miCiclo de operacin de una computadora
crocomputadora,
la
CPU
es
Bsqueda
usualmente
de la siguiente
instruccin
un solo microcircuito
O, en pocas
operacin
ocasiones, el
microprocesador con
una instruccin
de ALTO?
uno o dos
microcircui- Figura 1.3
tos adicionales.

ELEMENTOS
DE LA COMPUTABORA
informacin en un monitor o a una impresora. Las secciones de entrada y salida contienen los circuitos de interfaz
que se necesitan para permitir que los
perifricos se comuniquen adecuadamente con el resto de la computadora.
En algunos casos, estos dispositivos son
microcircuitos LSI diseados por el fabricante del mi~ro~rocesador
para sincronizarlo con dispositivos de entrada y
salida. En otros casos, los circuitos de
interfaz pueden ser tan simples como
un registro.

Es importante entender la diferencia


entre la microcomputadora (pC) y el
microprocesador (pP). Una microcomputadora contiene varios elementos,
donde el microprocesador es el ms
importante de todos ellos.
El microprocesador contiene toda la
circuitera de las unidades de control y
aritmtica lgica, en otras palabras, la
Unidad Central de Procesamiento o
C P U (figura 2.1). Observe que la unidad de memoria incluye dispositivos
RAM y ROM. La seccin de la R4M
consta de uno o ms circuitos LSI coEL MICROPROCESADOR
nectados para ofrecer la capacidad de
memoria diseada. Esta seccin de la
E1 microprocesador es el corazn de
memoria se utiliza para almacenar pro- cualquier computadora. Realiza mugramas y datos, los cuales cambiarn
Figura 2.1
con frecuencia durante el curso de la
Elementos bsicos de la microcomputadora
operacin. Es tambin usada para alUnidad de memoria
macenar resultados finales e intermedios de operaciones llevadas a cabo duRELOJES
rante la ejecucin de un programa.
-La seccin de la ROM consta de uno
o ms circuitos ROM para almacenar
Microproinstrucciones y datos que no varan.
cesadores
lnterfaz
(CPU)
Por ejemplo, almacena el programa
1 1 1 de entrada / 1 1
que permite que la microcomputadora
monitoree continuamentc un teclado o
de salida
bien, almacena una tabla de cdigos
Unidad de control unidad de entrada
Unidad de salida
y ALU (CPU)
ASCII que se necesitan para exhibir la

chas funciones, entre las cuales podeLa funcin principal de la seccin de


mos resaltar:
control y temporizacin es traer de la
memoria y decodificar (interpretar) las
Proporcionar las seales de control y instrucciones que estn en ella, y que
temporizacin para todos los ele- forman parte de un programa, para
mentos de la microcomputadora.
despus generar las seales de control
Extraer las instrucciones y los datos necesarias para ejecutar las instrucciode la memoria.
nes. Esta seccin tambin genera las seTransferir los datos desde y hacia la ales de control y temporizacin para
memoria, as como a los dispositivos la RAM, ROM y dispositivos de entrade entrada/salida.
da y salida externos. La seccin de reInstrucciones para decodificar.
gistros contiene varios de ellos (dentro
Ejecutar las operaciones aritmticas y del CPU), cada uno tiene una fimcin
lgicas invocadas por las instruccio- especial. El ms importante de todos
nes.
ellos es el contador de programa (ProResponder a las seales de control gram Counter PC), el cual mantiene la
generadas en entrada/salida, tales direccin donde se encuentra la sicomo reinicio e interrupcin.
guiente instruccin que se extraer de
la memoria.
El microprocesador contiene toda la
La ALU efecta una gran variedad
circuitera lgica necesaria para llevar a de operaciones aritmticas v lhgicas.
cabo las funciones anteriores pero, en Estas siempre incluyen la adicin y la
general, no hay manera de tener acceso sustraccin, y las operaciones lgicas
a su lgica interna. En lugar de ello, AND, OR, EX-OR, corrimiento, inpodemos controlar lo que ocurre den- cremento y decremento.
Los microprocesadores ms avanzatro de l, mediante un programa formado por varias instrucciones. Este dos tienen especializadas ALU que reaprograma se coloca en la memoria para lizan operaciones de multiplicacin y
que el microprocesador pueda ejecu- divisin. Durante la operacin de la
tarlo; y es justamente esta caracterstica microcomputadora, las operaciones
lo que hace al micro tan verstil y flexi- que la ALU realiza se llevan a cabo bable.
Figura 2.2

Lgica Interna
La lgica interna del microprocesador es muy compleja, pero puede considerarse conformada por tres secciones bsicas (figura 2.2):
l. La seccin de controZ y temporizncin
2. La seccin de registros
3. La ALU

Estructura del microprocesador

Seccin

ALU

Seccin de control y
temporizacin

jo el control de la seccin de control y


temporizacin. Cabe aclarar que en el
fascculo 8 se describe la funcin de cada bloque con mayor precisin.

Los Microprocesadores Actuales


Sin dudas, con la llegada del microprocesador Pentium 4, Intel ha introducido un nuevo concepto en tecnologas de fabricacin de chips, orientados
a obtener el mximo provecho de un
sistema operativo.
Con velocidades de reloj superiores
a 2GHz, el Pentium 4 ofrece un potente soporte para entorno multitareas. Se
incluye un sofisticado motor de ejecucin rpida, tecnologas Hyper-Pipelined y un bus de sistema a 400MHz (3
veces la velocidad del bus del procesador Pentium 111), que mantienen al sistema muy sensible con una alta capacidad de respuesta, an cuando los usuarios ejecutan mltiples aplicaciones en
primer plano y tareas de fondo.
Si el Pentium MMX era una pequea variante del ncleo del Pentium, el
Pentium 11 no se le pareca en casi nada (era bastante ms avanzado y descenda directamente del Pentium Pro,
el primero en usar la llamada arquitectura P6). Y en cambio, el Pentium 111
(Katmai y Coppermine), bsicamente
es un Pentium 11 con algunas mejoras,
tal como ya explicamos.
Sin embargo, el Pentium 4 se ha diseado partiendo casi de cero. Es un
chip de 32 bits basado en arquitectura
NetBurstTM (microarquitectura) que
brinda un desempeo superior a sus
antecesores orientado a profesionales
del comercio electrnico, usuarios de

Internet de alta velocidad, diseadores


grficos, usuarios de estaciones de trabajo, amantes de los videojuegos exigentes, etc.

La nueva arquitectura empleada en la


fabricacin de este micro produce mejoras
que se miden en tminos de productividad.
Y al brindar potencia de escritorio para
procesamiento de fondo, ayuda a que la infjnestructura en su totalidad funcione con
mayor eficiencia y seguridad. Para que
tenga una idea, cuando presentamos al
Pentium III dijimos que una innovacin
importante era la temologia de fabricacin
de 0,18 micras, pues bien, el Pentium 4 (y
hasta aZpnos P3) se fabrican con tecnolog h de 0,13 micras que permite colocar en
el interior del chip a ms de 7Y millones de
transistores en un espacio reducido.
Con respecto a los micros de AMD,
el procesador XP2OOO en realidad trabaja a 1,67GHz y sigue estando fabricado con tecnologa de 0,18 micras,
mientras que su rival, Intel, fabrica los
Pentium 4 a 2 y 2,2GHz (e incluso los
Pentium 111 como hemos visto) con
tecnologa de 0,13 micras y con el doble de cach de segundo nivel. A nivel
de prestaciones, parece que el nuevo
modelo se encuentra con dificultades a
la hora de competir con su eterno rival
despus de que ste actualizara sus procesadores al nuevo ncleo. Sin embargo, las diferencias entre ambos son mnimas y no me caben dudas de que en
unos meses AMD comience a fabricar
chips con tecnologa de 0,13 micras. A
favor de AMD sigue estando, por supuesto, su precio bastante ms bajo.

Captulo

LA PLACA MADRE
DE LA COMPUTADORA
la placa madre y que se asocia a ella a travs de conectores.
La placa madre (tambin llamada
Conectores
placa base o motherboard) es el elePila
mento principal de la computadora, en
Elementos de control
la que existen o a la que se conectan todos los dispositivos que conforman el
Los conectores de las placas responequipo (fuente de alimentacin, micro- den a estndares internacionales que
procesador, memoria, tarjetas de soni- permiten el reemplazo de diferentes
do, video, etc.).
placas, provistas por varios fabricantes.
Existen motherboards de distintos En funcin de la forma en que se agrutipos y modelos. Hay placas madre que pan los slots, de cul es el tamao y cya incorporan determinadas tarjetas mo se disponen los elementos sobre
para manejo de perifricos y otras que ella, podemos mencionar las siguientes
poseen conectores para insertarlas. F- placas:
sicamente se trata de una tarjeta de circuito impreso de material fenlico o
Baby-AT
sinttico que posee el conexionado
LPX
elctrico (circuito impreso) para comuATX
nicar diversos elementos que se coloPlacas de ltima generacin
can sobre ella, entre los que podemos
mencionar:
Durante mucho tiempo, la placa
Baby-AT, ha sido el estndard elegido
El microprocesador:
por la mayora de los fabricantes, lo
Slots o conectores de expansin, donde se que ha hecho proliferar la cantidad de
insertan las placas de red, de video, m- clones que han aparecido en las ltimas
dem-fax, ports, etc.
dos dcadas. Normalmente se trata de
La memoria, que se dispone en mdulos. una placa de 22 cm x 3 3 cm que posee
Los chips de control, entre los que se en- posiciones determinadas para diferentes elementos, tales como teclado, slots
cuentran la BIOS, chipset, bufers, etc.
.,-, .
La$ient.e a a~iinentaczih.
Aquz'convze- de conexin de perirericos, agujeros
ne menirz'onm- qae d~zfientees o t o de los para fijacin sobre el gabinete, conec-

3.1). Son placas que se encuentran con facilidad en las PCs


viejas, desde 286 hasta las primeras Pentium. Por mucho
tiempo han sido "vedettes" dado que la calidad de estas placas
defina las prestaciones del
clon. Sin embargo, con el auge
del CD-ROM se hicieron necesarias otras prestaciones que
(L
ventilaron" sus limitaciones
que motivaron el desarrollo de
otros modelos.
Un aspecto caracterstico de
estas placas es la inclusin de
un conector D I N de 5 terminales de 180" para la conexin del
teclado. Tambin es caracterstico de estos modelos, el uso de
un conector doble para el suministro elctrico de 6 cables cada uno.
Para "mejorar" la manipulacin de
elementos sobre las placas se dise un
nuevo modelo, las LPX, que poseen un
tamaiio tambin de 22 cm x 3 3 cm, pero con un conector para las llamadas
ricer card" donde se conectan las placas de expansin. Es decir, los slots ya
no se encuentran sobre la placa sino
que existen conectores para vincularlas.
Con esta placa madre, las placas de expansin, una vez montadas, quedan paralelas entre s (en las Baby-AT quedan
perpendiculares). An as, estas placas
poseen problemas de ventilacin por lo
cual se disearon otros modelos como
las ATX, que son las ms comunes en la
actualidad.
En estas placas, el niicroprocesador
se coloca cerca del ventilador de la
h e n t e y los conectores para los discos
66

estn sobre un extremo para evitar la


"maraa" de cables caractersticas de
los otros modelos.
Para identificar una placa madre
ATX debe fijarse en los conectores; los
hay en gran cantidad (tipo USB) y tanto el teclado como el mouse suelen instalarse por medio de conectores ininiD I N de 6 contactos y 270". Otra particularidad es el uso de un solo conector
para el suministro elctrico.
Ahora bien, tal como mencionamos
anteriormente, estas placas son causa
de la proliferacin de clones (mquinas
que son ensambladas por distintas empresas usando partes de diferentes fabricantes); sin embargo, empresas tales
como IBM, Hewlett-Packard. Acer,
etc, suelen emplear sus propios diseos
con formas y tamaos especiales que
responden a diseos especficos.