P. 1
Conversor A-D de Doble Rampa de 8 Bit’s

Conversor A-D de Doble Rampa de 8 Bit’s

4.0

|Views: 4.149|Likes:
Publicado porJonathan Chourio

More info:

Published by: Jonathan Chourio on Jul 23, 2009
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as DOC, PDF, TXT or read online from Scribd
See more
See less

05/11/2014

pdf

text

original

Conversor A/D de Doble Rampa de 8 Bit’s

Laboratorio de diseño lógico. Facultad de Ingeniería. Universidad Rafael Urdaneta. Maracaibo. Venezuela. EXTRACTO El convertidor A/D es el único elemento totalmente indispensable en un sistema de adquisición de datos. Además el por si solo puede constituir un SAD. Generalmente suele ser el mas caro de todos los elementos que constituyen el SAD aunque, por supuesto, su precio depende de la calidad de las prestaciones que se le pidan. Estas serán: la exactitud, que depende de los errores que se produzcan y de la resolución (numero de bits), y la velocidad. A nivel de elemento de circuito, el A/D se caracteriza por una entrada analógica, una salida digital y varias señales de control y alimentación.
OBJETIVOS

Estudio de: • Descripción de la lógica de funcionamiento de conversor • Descripción de los bloques principales • Medidas de las principales señales en el circuito
MATERIALES UTILIZADOS

• • •

Unidad básica para sistema IPES (Unidad de alimentación mod. PS1PSU/EV, Caja de soporte de los módulos mod. MU/EV, Unidad de control individual mod. SIS1/ SIS2/ SIS3) Osciloscopio Generador de funciones

BASES TEÓRICAS

La figura muestra el esquema de bloques que realiza un conversor A/D de doble rampa. A continuación se describen las dos secciones principales: • La primera, en la cual la señal de entrada se integra por un intervalo de tiempo constante To determinado por una red secuenciadora en base a la frecuencia de reloj: • La segunda, en la cual el contador cuenta un numero de impulsos proporcional a la tensión de entrada Vi.

Como se ha dicho antes la tensión de entrada Vi se integra por un intervalo de tiempo equivalente a To por lo que la tensión en la salida del bloque integrador resulta igual a:

Al termino del intervalo de tiempo To, el conmutador conmuta de la tensión de entrada Vi a la tensión de referencia VREF; esta tensión de referencia se integra a su vez dando origen a una rampa decreciente de igual duración de T2, Durante el intervalo T2 la lógica de control esta habilitada y los impulsos de reloj pueden alcanzar el contador. El ciclo se interrumpe en lo que la salida del integrador alcanza el valor cero (el paso para el cero se señaliza con el bloque comparador). Este evento bloquea la cuenta en curso y prepara el sistema para una nueva conversión. A través del análisis del funcionamiento se entiende como exista una proporcionalidad directa entre el numero de impulsos contados por el contador y la tensión Vi por convertir; de hecho, cuanto más elevada es Vi, mayor será el valor de la tensión de salida del integrador tras un tiempo T0 y, en consecuencia, mayor será el intervalo de tiempo T2 requerido para situar en cero la tensión de salida del integrador. RESULTADOS

ANALISIS DE LOS RESULTADOS Al comienzo de la parte practica del laboratorio se conectaron los puentes J1 y J2, se situó el interruptor RANGE INPUT OUTPUT en la posición 0-8V, se suministro a la entrada ANALOG INPUT una señal continua de amplitud equivalente a 3V. En la pregunta Q1 se tomo la opción 4 debido a que la tensión de entrada Vi se integra por un intervalo de tiempo equivalente a To. Luego se situó el interruptor S10 en posición ON. Se pudo notar que el componente que presentaba un comportamiento anómalo era la señal de salida del bloque de CLOCK ya que se atenuaba. Se situó el interruptor S20 en posición ON y se noto que todos los bits de salida permanecían encendidos. Se situó de nuevo el interruptor S20 en posición OFF y el interruptor 12 en ON. Se noto que el bit de salida LSB no funcionaba correctamente así que de ahí provenía el comportamiento anómalo. Se situó de nuevo el interruptor S12 en posición OFF y el S16 en ON. Notamos que la señal de salida del integrador se anulaba.

Bibliografía: Lógica Digital y Diseño de Computadores. Autor: Morris Mano. Editora Prentice/Hall Internacional, 1989

CONCLUSIONES Francisco Cugno:

Al realizar la práctica de Conversor de A/D de doble rampa se logro describir la lógica de funcionamiento del conversor y aprender la descripción de los bloques principales. Al final de la practica podemos decir que este tipo de inversor tiene una buena linealidad y precisión. La ventaja mas importante que este tipo de conversor presenta es su insensibilidad a los efectos de ruido y perturbaciones en la red. Los errores y las incertidumbres del comparador de cero están automaticmente tanto durante la rampa ascendente como durante la descendente.

Conclusión Jonathan Chourio. 19138554 Finalizada la practica y habiendo cumplido los objetivos puedo decir que Este tipo de conversores comparan el tiempo necesario para cargar el condensador mediante la corriente suministrada por la tensión a medir, con el tiempo necesario para descargarlo hasta el nivel inicial mediante una corriente conocida generada por la fuente de referencia.

República Bolivariana de Venezuela Ministerio del Poder Popular para la Educación Superior Universidad Rafael Urdaneta Escuela de Ingeniería Asignatura: Laboratorio de Diseño Lógico Profesor: Claudio Bustos

Práctica

Integrantes: - CUGNO Francisco CI: 19.211.863 - CHOURIO Jonathan. 19138554 - FERRER Andrea 19.988.882 - Raul

Maracaibo, 20 de julio de 2009

You're Reading a Free Preview

Descarga
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->