Está en la página 1de 9

Con el uso de dos circuitos integrados 74193 podemos manejar dos displays de 7 segmento para posibilitar la visualizacin de cuantas

personas hay en cada dependencia de la clnica.

Habia pensado que como quince esta reprentado con 1111 con una compuerta and de cuatro entradas podemos dar una salida para un buzzer y una alarma visible que indique que no hay cupo.

PRCTICA 8

Nombre de la prctica: Contador binario de 4 y 8 bits.

Objetivo de la prctica: Comprobar en el laboratorio un circuito contador binario de 4 y 8 bits. Disear un contador de 10 dcadas, utilizando 2 contadores 74LS193, 2 exhibidores (display) y 2 decodificadores BCD de 7 segmentos 74LS47.

Duracin: 4 horas.

Material necesario: Una fuente de voltaje de 5V 9 diodos emisores de luz (LED) Las siguientes resistencias: Una de 1Kohms (R1), cuatro de 220ohms (R2), una de 22Kohms (R3) y nueve de 330ohms (R5) Un preset de 1Mohm (R4) Un push botton (reset o reinicio) 2 tablillas de conexiones (protoboard) Los siguientes circuitos integrados (TTL): Un LM555, dos 74LS193, dos 74LS47, un 74LS04 y un 74LS21 Un capacitor de 1microFarad Alambre para conexiones. Un desarmador pequeo (para ajustar el preset) Manual ECG Semiconductors

Autores

Telfono: 5729-6000

Prof. M. en C. Salvador Saucedo Flores extensin: 54632 Prof. Ing. Pablo Fuentes Ramos Alumno PIFI: Eduardo Flores Meja extensin: 54326 extensin: 54629

CONTADOR 74193 (LS193/HC193) La Figura 8.1, muestra el smbolo lgico y la descripcin de entrada y salida del contador 74193. Este contador puede describirse como un contadorascendente/descendente preiniciable MOD-16, con conteo sincrnico, preiniciacin asincrnica y reiniciacin maestra asincrnica.

FIGURA 8.1. Contador ascendente/descendente preiniciable 74193. a) Smbolo lgico, b) Descripcin entrada/salida y c) Tabla de seleccin de modos. Descripcin de la funcin de cada entrada y salida: ENTRADAS DE RELOJ CPU Y CPD. El contador responder a las TPP (Transicin de Pendiente Positiva) en una de las dos entradas de reloj. CPU es la entrada de reloj deconteo ascendente. Cuando se apliquen los pulsos a esta entrada, el contador se incrementar (contar hacia arriba) en cada TPP hasta llegar a un conteo mximo de 1111; entonces se recicla a 0000 y vuelve a comenzar. CPD es la entrada de reloj de conteo descendente. Cuando se apliquen los pulsos a esta entrada, el contador decrementar(contar hacia abajo) en cada TPP hasta llegar a un conteo mnimo de 0000; entonces se recicla a 1111 y vuelve a comenzar. De este modo se usar una entrada de reloj para contar en tanto la otra est inactiva (se conserva en ALTO).

REINICIACIN MAESTRA (MR). Esta es una entrada asincrnica activa en ALTO que reinicia al contador en el estado 0000. MR es un reiniciador de CD (corriente directa), de manera que tendr al contador en 0000 en tanto que MR=1. Tambin elimina todas las otras entradas.

ENTRADAS PREINICIABLES. Los multivibradores , MVB (flip-flop), del contador pueden preiniciarse en los niveles lgicos presentes en las entradas de datos paralelas P0-P3, pulsando momentneamente la entrada de carga paralela PL' de ALTO a BAJO. Esta es una preiniciacin asincrnica que elimina la operacin de conteo. No obstante, PL' no tendr efecto si la entrada MR se encuentra en su estado activo ALTO.

SALIDAS DEL CONTEO. El conteo regular siempre est presente en las salidas Q0-Q3 de los MVB, donde Q3 es el bit menos significativo (LSB, por sus siglas en ingls) y Q0 es el bit ms significativo (MSB, por sus siglas en ingls).

SALIDAS FINALES DEL CONTEO. Estas salidas se utilizan cuando dos o ms unidades del 74LS193 se conectan como contador con etapas mltiples, para producir un nmero MD mayor. En el modo de conteo ascendente, la salida TC'U del contador de orden inferior se conecta a la entrada CPU del siguiente contador de orden superior. En el modo de conteo descendente, la salida TCD del contador de orden inferior se conecta a la entrada CPD del siguiente contador de orden superior.

FIGURA 8.2 a) Lgica de la unidad 74193 para generar TC'U; b) Lgica para generar TC'D TCU es el conteo ascendente final (tambin llamado acarreo). Se genera en el 74193 utilizando la lgica que se muestra en la Figura 8.2 a). Evidentemente TC'U ser BAJOslo cuando el contador se encuentre en el estado 1111 y CPU sea BAJO. As, TC'U permanecer en ALTO cuando el contador cuente hacia arriba de 0000 a 0001. En la siguiente TPP de CPU, el conteo pasa a 1111, pero TC'U no pasa a BAJO sino hasta que CPU retorna a BAJO. La siguiente TPP en CPU recicla el contador a 0000 y tambin ocasiona que TC'U retorne a ALTO. Esta TPP en TC'U ocurre cuando el contador se recicla de 1111 a 0000 y se puede utilizar para cronometrar un segundo contador ascendente 74193 a su siguiente conteo superior.

TC'D es la salida del conteo descendente final (tambin llamado prstamo). Se genera como se muestra en la Figura 8.2 b). Normalmente es ALTO y no pasa a BAJO sino hasta que el contador haya contado hacia abajo hasta el estado 0000 y CPD sea BAJO. Cuando la siguiente TPP en CPD recicla el contador a 1111, ocasionando que TCD retorne a ALTO. Esta TPP en TCD se puede usar para cronometrar un segundo contador descendente 74193 en su siguiente conteo inferior.

DIRECCIN DEL CONTEO (+ o -). Las entradas CTU y CPD se muestran como dos etiquetas distintas porque tienen efectos internos diferentes. Primero se considerar laetiqueta superior. Esta etiqueta para la entrada CTU es 2+. El signo (+) indica que una TPP en esta entrada incrementar en 1 el conteo; en otras palabras, causar que elcontador cuente de manera ascendente. Del mismo modo, la etiqueta superior para la entrada CPD tiene un signo (-) para sealar que esta entrada disminuye en 1 el valor del conteo; en otras palabras, causa que el conteo sea descendente.

PROCEDIMIENTO EXPERIMENTAL

Armar el siguiente circuito:

Circuito topolgico 1. Contador binario de 0 a 15.

Ajustar la resistencia en el preset con el desarmador de tal forma que se pueda observar el conteo binario en los LED. Comprobar la numeracin binaria de 0 a 15. Conectar P1 y P2 (terminales 1 y 10) a VCC. Desconectar PL' (terminal 11) de VCC y conectarla a TC'U (terminal 12). Observar y anotar lo que sucede en los LED. Regresar P1 y P2 a GND (tierra) y desconectar PL' de TC'U y conectar PL' a VCC.

Conectar la seal de reloj a CPD (terminal 4, conteo descendente) y CPU (terminal 5, conteo ascendente) a VCC. Observar y comprobar el conteo binario descendente de 15 a 0. Conectar P1 y P2 a VCC (terminales 1 y 10), desconectar PL' de VCC (terminal 11) y conectarla a TC'D (terminal 13). Anotar lo que sucede. Armar el siguiente circuito:

Circuito topolgico 2. Contador binario de 0 a 255.

Observar el conteo binario ascendente en los 8 LED. Realizar las conexiones necesarias para que el conteo binario sea descendente (de 255 a 0) Armar el siguiente circuito:

Circuito topolgico 3. Circuito que cuenta de 0 a 99.

Con el desarmador modificar la resistencia del preset y al mismo tiempo observar los exhibidores (display).

Como las salidas Q0 Q1 Q2 Q3, realizan conteo binario de 0 a 15 y para un conteo decimal nada ms se necesita de 0 a 9; entonces se le adapta una compuerta Y (AND) de 4entradas al contador, de tal forma que cuando se encuentre el conteo en 10b (1010) se ajusta la conexin con dos inversores para poder activar la compuerta Y y su salida se utiliza para activar a MR (reiniciacin maestra), para poder llevar al contador a 0000 obteniendo un ciclo en el contador de 0 a 9. Esta misma salida invertida incrementar el contador de las decenas (contador 2). Usando el 74LS192 el diseo se hubiera facilitado mucho. De esta misma manera se obtiene el ciclo de 0 a 9 para las decenas, cual se observa en el logigrama siguiente:

CUESTIONARIO En el circuito topolgico 3: 1. Qu sucede al aumentar la resistencia en el preset? 2. Qu sucede al disminuir la resistencia en el preset? 3. Cul es la cantidad mxima que aparece en los exhibidores (display)?

En el circuito integrado 74193: 4. Qu utilidad tienen las entradas preiniciables?

5. Qu relacin tienen CPU y TC'D? 6. Qu relacin tienen CPD y TC'D? 7. Qu relacin tienen CPU y TC'D? 8. Qu utilidades le puedes dar a este contador? Menciona tres de ellas. 9. Disear un circuito contador de 6 dcadas, (0 a 59) basndose en el diseo del circuito topolgico 3 y su logigrama. 10. . Disear un reloj que contenga 6 exhibidores, 2 que indiquen las horas, 2 los minutos y 2 los segundos. Recordar que el conteo en los 2 exhibidores de las horas es de1 a 12 o de 0 a 24 y en los minutos y segundos de 0 a 59.