IMFORME FINAL SUMADOR COMPLETO Y RESTADOR

DESCRIPCION DE LA EXPERIENCIA. PARTE I:

Disear un circuito sumador de 12 bits (incluido bit de signo), capaz de detectar un error o desbordamiento en su salida Al decir sumador de 12 Bits implica que usemos 3 sumador de 4 bits (74LS83 74LS283)

Ejemplos de operaciones : DECIMAL BINARIO 2120 350 1340 890 2100 1250 785 1890 100001001000 101011110 10100111100 1101111010 100000110100 DECIMAL: -1340 +890= -450 10011100010 1100010001 11101100010 BINARIO: + 10100111100 1101111010 010 OPERACIONES DECIMAL: 2120-350= 1770 BINARIO: + 100001001000 101011110 11011101010

DECIMAL: +2100+1250= +3350 BINARIO: + 100000110100 + 10011100010 + 110100010110

DECIMAL: -785-1890=-2675 BINARIO: - 1100010001 - 11101100010 -101001110011

DIAGRAMAS PICTORICO PARTE I

PARTE II
Disear e implementar un circuito sumador / restador empleando un nico circuito sumador y un circuito complementador. Mediante la seal de control CR , se realiza la suma de los operandos Ay B o bien la suma del operando A mas el complemento del operando B , lo que dar lugar a la resta de ambos

Ci

ENTRADAS DATO A DATO B E7 E6 E5 E4 E3 E2 E1 E0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 1 0 0 0 0 1 0 1 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 1 1 0 0 1

Co

SALIDAS RESULTADO S3 S2 S1 S0 0 1 1 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

0 0 0 0 0 1 0 1 1 1 0 0 1 1 1 1 1

DIAGRAMA PICTORICO PARTE II

III PARTE Disee un sumador para sumar dos dgitos decimales (ms un acarreo de entrada) donde los dgitos estn almacenados en cdigo 8421. (Supngase que ninguna de las combinaciones no utilizadas de las variables de entrada ocurre alguna vez.) La salida es el cdigo para un digito decimal mas el acarreo de salida). Para representar un numero decimal en binario es necesario contar con 4 bits, pero con 4 bits podemos obtener 16 combinaciones que en decimal seria del 0 al 15, como queremos una entrada BCD los nmeros del 10 al 15 son entradas incorrectas, para evitar una entrada del 10 al 15 contaremos con el 7490 que es un codificador decimal y se limita en las salidas del 0 al 9con pulsos seguidos. Nuestro sumandos ya limitados sern entradas del CI 74 83.

DIAGRAMA PICTORICO PARTE III

PARTE IV Se desea obtener el valor d un nmero binario sin signo A, de 8 bits (A= ) MULTIPLICADO POR 129 Disee un circuito que lo realice .No pueden utilizarse circuitos aritmticos de n(n>1), pero si semisumadores (HA), sumadores completos (FA) Y PUERTAS

PARA A*129 A7 1 A7 0 0 0 0 0 . . . . .. . . . .. . . A7 A6 A5 A4 A3 A2 A1 A0 sumador REPITA PARA A*40 A7 A6 A5 A4 A3 A2 A1 A0 X 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 A4 A3 A2 A1 A0 0 0 0 0 A2 A1 A0 0 A6 0 A6 0 0 . . A5 0 A5 0 0 . . A4 A3 A2 A1 A0 X 0 0 0 0 1 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 . . . . 0

A6 A5 A4 A3 A2 A1

0 A7 A6 0 0 0 A7 A6 A5 A4

0 0 A5 0 A3

DIAGRAMA PICTORICO PARTE IV A

DIAGRAMA PICTORICO PARTE IV B

OBSERVACIONES Y CONCLUSIONES. Cuando restamos un nmero menor con un nmero mayor la respuesta que se nos dar ser el complemento de esta, tambin se dar este caso cuando sumamos dos nmeros negativos. C0= La respuesta es negativa y se observara el complemento a del resultado C1= La respuesta es positiva

Cuando CR =0 se sumara los dos bloques de entrada siendo C0= NO HAY ACARREO C1= EXISTE ACARREO CUANDO CR=1, se restara pero el circuito efectuara la suma de B) (complemento a 1

C0= La respuesta es negativa y se observara el complemento a2 del resultado C1= La respuesta es positiva Para conocer el nmero de entrada, complementamos con un decodificador 7447 y un display que nos mostrar el sumando de entrada. En las observaciones que podemos dar, son en que en los 2 casos al multiplicar los 6 dgitos ltimos menos significativos son las mismas entradas, el problema solo es el los dgitos ms significativos.

BIBLIOGRAFIA

- Fundamentos de Sistemas Digitales 7ma edicin, THOMAS L. FLOYD. - Fundamentos de Diseo Lgico 5ta edicin, CHARLES H.ROTH, JR. - Lgica Digital y Diseo de Computadores, M. MORRIS MANO.