INSTITUTO TECNOLGICO SUPERIOR DE CALKINI EN EL ESTADO DE CAMPECHE

INGENIERIA MECATRNICA SEXTO SEMESTRE

MICROCONTROLADORES ING. RICARDO GMEZ KU

Proyecto: CONTADOR SECUENCIAL SINCRONO ASCENDENTE

NOMBRE Jess de Atocha K Gemez Ashley Alexander Garca vila Omar Balam Pech Carlos Brando Muoz Moguel Jos Arcadio Pech Chi Luis Enrique Puc Ku

MATRICULA 2959 2979 2953 3094 2957 2968 GRUPO: A

CALKINI, CAMPECHE

Contador Secuencial Sncrono Ascendente

Definicin del Problema
Un circuito secuencial que pasa por una secuencia preestablecida de estados despus de la aplicacin de pulsos se llama un contador. Los pulsos de entrada, llamados pulsos de cuenta, pueden ser pulsos de reloj, o ellos pueden originarse en una fuente externa y Pueden ocurrir en intervalos establecidos de tiempo o aleatoriamente. De las diferentes secuencias que un contador debe seguir, la secuencia binaria directa es la ms simple y la ms directa. Un contador que sigue la secuencia binaria se llama Contador binario. Un contador de n bits consiste en n flip-flops y puede contar en binario de 0 hasta 2n-1 La secuencia de cuenta se repite una vez haya alcanzado el ltimo valor.

Requerimientos de Diseo:
Diseo Sncrono (Regido por una Seal de Reloj). Habilitador de Conteo, Seal ENEABLE, Si: ENEABLE = 1: Habilita el Conteo Ascendente. ENEABLE = 0: Mantiene el Valor Presente en el Contador. Reinicializacin del sistema, Seal RESET, Si: RESET = 1: Se Reinicia el Sistema a su Estado Inicial, las salidas del contador son todas Cero. RESET = 0: Condiciones Normales de Funcionamiento, Conteo Ascendente. Conteo Ascendente y Descendente (Opcional), Seal A/D, Si: (2 Puntos) A/D = 1: Conteo Ascendente, Condiciones Normales de Funcionamiento. A/D = 0: Conteo Descendente. Funcionalidad (Opcional): (2 Puntos) Visualizar las salidas del Contador Sncrono en dos Displays de Siete Segmentos. Al da y hora sealados de entrega del proyecto final, se deben cumplir las condiciones normales de Funcionamiento (Especificaciones Mnimas al 100%).

Tabla de Estado (Contador del 0 al 3)

Valor 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 x x x x x x x x Estado Presente 0 0 0 0 1 1 1 1 x x x x x x x x X 0 0 1 1 0 0 1 1 x x x x x x x x 0 1 0 1 0 1 0 1 x x x x x x x x Estado Siguiente 0 0 0 0 0 0 0 0 x x x x x x x x 0 0 0 1 1 1 1 0 x x x x x x x x 0 1 1 0 0 1 1 0 x x x x x x x x D3 0 0 0 0 0 0 0 0 x x x x x x x x D2 0 0 0 1 1 1 1 0 x x x x x x x x D1 0 1 1 0 0 1 1 0 x x x x x x x x

Tabla de Estado (Contador del 0 al 9)

Valor 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 1 1 Estado Presente 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 Estado Siguiente 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 D4 0 0 0 0 0 0 0 1 1 0 D3 0 0 0 1 1 1 1 0 0 0 D2 0 1 1 0 0 1 1 0 0 0 D1 1 0 1 0 1 0 1 0 1 0 Y 0 0 0 0 0 0 0 0 0 1

Diagrama de Estado del 0 al 3

00 11 01

Diagrama de Estado del 0 al 9

0000 1001 0001

1000

0010

0111

0011

0110 0101

0100

Mapas de Karnaugh del 0 al 3

00 01 11 10 00 0 0 X X 01 1 1 X X 11 0 0 X X 10 1 1 X X

D2 B ' CY BC ' CY '

00 0 1 X X 01 0 1 X X 11 1 0 X X 10 0 1 1 X

00 01 11 10

D1 C ' Y CY '

Mapas de Karnaugh del 0 al 9

00 01 11 10 00 0 0 x 1 01 0 0 x 0 11 0 1 x x 10 0 0 X x

D4 BCD AD '
00 0 1 X 0 01 0 1 X 0 11 1 0 X X 10 0 1 X X

00 01 11 10

D3 B ' CD BC ' BD '

00 0 0 X 0 01 1 1 X 0 11 0 0 X X 10 1 1 X X

00 01 11 10

D2 A ' C ' D CD '

00 01 11 10

00 1 1 X 1

01 0 0 X 0

11 0 0 X X

10 1 1 X X

D1 D '

00 01 11 10

00 0 0 X 0

01 0 0 X 1

11 0 0 X X

10 0 0 X X

Y AD

Diagrama Lgico Secuencial

SET 0

RESET

U3:A
1 2 13 74LS11 12

4 5 3 74LS08 D CLK

U1:B

U2

B2
Q 1

U1:C
9 10

OR_3

4013

74LS08

U1:D
12 11 13 1 74LS08

y' y
1

U4:A
3 2 74LS08

2 3 74LS32

D CLK

U5

C2
Q 1

4013

U8
6
1 2 13 74LS11 12 1

U10
3 2 3 5 D CLK

A
Q 1

U9
1 2

74LS32

74LS08

4013

U11
1 2 13 74LS11 1 3 2 3 74LS08 12

U14
5 D CLK

U12

B
Q 1

U13
1 2

OR_3

4013

74LS08

U16
6
1 2 13 74LS11 12 1

U18
3 2 3 5 D CLK

C
Q 1

U17
1 2

74LS32

74LS08

4013

D CLK

5 3

U7:A
Q 1

2 R
Q 2

U1:A
4013 74LS08

U15:A
2 74LS04 1