Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ELEMENTOS
DE MEMORIA
1
Los elementos de memoria en un circuito secuencial se denominan flip-flops. Un flip
flop posee dos salidas, una para el valor normal y otro para el valor complementado
(negado) almacenado en él.
1 0 1 0
0 0 1 0
0 1 0 1
0 0 0 1 Q
1 1 0 0 R
2
Flip-Flop con compuertas NOR
Tabla de Verdad
S R Q Q
S
1 0 0 1 Q
1 1 0 1
0 1 1 0
1 1 1 0
0 0 1 1 Q
R
Figura N° 5.2
Representación General
S Q
R Q
a 0. Esta condición viola el hecho que las salidas sean complementarias. Esta condición
viola el hecho de que las salidas sean una la negación de la otra. En la operación normal
esta condición debe evitarse, asegurándose que no se aplique simultáneamente un 1 en
ambas entradas.
Tabla Característica
3
S R Q(t+1)
0 0 Qt
0 1 0
1 0 1
1 1 Indeterminado
La tabla de excitación, que nos da el valor de las entradas para pasar de un estado a otro
y se obtiene de la ecuación característica.
Tabla de Excitación
Qt Q(t+1) S R
0 0 0 X
4
0 1 1 0
1 0 0 1
1 1 X 0
Flip-Flop maestro-esclavo
Un flip flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro de
esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el
esclavo. La información de entrada es transmitida hacia el FF maestro. Cuando el pulso
baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas
externas y se habilita el esclavo. Entonces el esclavo pasa al mismo estado del maestro.
El comportamiento del flip-flop maestro-esclavo que acaba de describirse hace que los
cambios de estado coincidan con la transición del flanco negativo del pulso.
maestro esclavo
J Jm Q Je Q Q
clk clk
K Km Q Ke Q Q
CLK
Flip-Flop JK Maestro-Esclavo
Se utiliza cuando se desea que las salidas de los sistemas varíen en forma precisa, lo que
se obtiene por medio de una señal de disparo o cambio, llamada señal de reloj.
Los Flip Flops son sensibles a los cambios de nivel de señales, pudiendo ser transición
con flanco de subida o con flanco de bajada.
5
FLANCO DE BAJADA
FLANCO DE SUBIDA
CK CK
J Q J Q
clk
clk
K Q K Q
6
PARÁMETROS DE LOS FLIP-FLOPS
Además de los parámetros característicos de la familia lógica a que pertenecen, como
son niveles lógicos, fan-out., etc. Cabe destacar una serie de parámetros, más o menos
normalizados, relativos a la temporización de las diferentes señales que intervienen en
la conmutación de los flip-flops. De ellos cabe destacar los siguientes:
S Q
S R Q(t+1)
0 0 Qt
clk Q(t+1) = S + R Qt
0 1 0
R Q 1 0 1
1 1 ?
7
FLIP FLOP TIPO J K
La operación de un FF tipo J K es muy similar a la de un FF S R. La única diferencia es
que no tiene un estado inválido.
J K Qt+1
J Q 0 0 Qt
0 1 0
clk Q(t+1) = J On + K Qt
1 0 1
K Q
1 1 Qt
D Q D Q(t+1)
clk 0 0
Q(t+1)= D
1 1
Q
8
Solo posee una entrada además de la del reloj. Se le denomina "toggle".
Si hay un 0 en la entrada T, cuando se aplica el pulso de reloj la salida mantiene el valor
del estado presente. Si hay un 1 se complementa
La tabla característica resume el comportamiento del FF tipo T disparado por flanco
negativo.
Símbolo Tabla Característica Ecuación Característica
T Q T Q(t+1)
clk 0 Qt
Q(t+1) = T Qt + T Qt
1 Qn
Q
J Q D J Q T J Q
clk
TABLAS CARACTERÍSTICAS clk clk
K Q K Q K Q
J K Q(t+1)
J Q 0 0 Q(t)
S Q
0 1 0
K 1 0 1
R
1 1 Q (t)
9
T Q(t+1)
D Q T Q
0 Q(t)
1 Q (t)
TABLAS DE EXCITACIÓN
Q(t) Q(t+1) D
0 0 0
0 1 1
1 0 0
1 1 1
Q(t) Q(t+1) T
0 0 0
0 1 1
1 0 1
1 1 0
10
5.3.1. Diseño de Contadores
Un contador es un circuito secuencial que pasa por una secuencia prescrita de estados.
La secuencia puede seguir un conteo binario o cualquier otra secuencia de estados.
Los contadores se encuentran en casi todo sistema digital. Se utiliza para contar el
número de ocurrencias de un evento o para generar secuencias de temporizado para
controlar operaciones en un sistema digital.
De las diversas secuencias que puede seguir un contador, la secuencia binaria directa es
la mas simple y la mas directa. Un contador que sigue la secuencia binaria se denomina
contador binario n bits, consta de n flip-flops y puede contar en binario desde 0 hasta 2n-
1.
Q0
1 1
Q1 Q0
J0 Q0 J1 Q1
clk
FF0
FF1 11
0 1 2 3 0
En la figura se muestra un contador asincrono de 2 bits.
Está constituida con dos flip flop J K con ambas entradas conectadas a 1, por lo que
cambiarán de estado en el flanco de bajada de su entrada de reloj. El reloj externo se
conecta solamente a la entrada de reloj del primer flip flop (FF0). Este cambiará de
estado en cada flanco de bajada del reloj. El siguiente flip flop(FF1), tiene como entrada
de reloj la salida de FF0 por lo que cambiará de estado cada vez que la salida Q 0 cambie
de 1 a 0.
Debido a que cada flip flop responde con cierto retardo, los flip flop no son disparados
simultáneamente, por lo que operan de forma asíncrona. De hecho, la salida Q0 se
producirá un tiempo después de que baje el reloj, y como esta es la entrada de reloj de
FF1, la salida Q1 se producirá un tiempo después de que Q0 cambie de 1 a 0. De esta
forma el retardo se irá propagando a medida que se vayan agregando flip flops, como
las olas en el agua, de aquí que estos contadores se denominan tipo "ripple"
Note que por simplicidad, en el diagrama de tiempo no se toma en cuenta este retardo, y
se muestra como si las transiciones ocurrieran simultáneamente.
Usualmente todas las entradas de CELAR se conectan juntas, de manera que un pulso
pueda poner todos los FF en cero antes de comenzar la cuenta.
Como se mostró anteriormente este contador de 2 bit tipo ripple pasa por 4 estados
diferentes, dependiendo del valor de la cuenta (00,01,10,11). De igual forma, un
contador con n flip flops, pasará por 2 n estados diferentes. El numero de estados
diferentes por lo que pasa un contador se denomina modulo. El contador de 2 bits se
denomina entonces contador modulo 4.
Un contador mod-n (modulo n) puede denominarse también contador divisor por n
(divide-by-n counter) . Esto porqué el FF correspondiente al bit mas significativo ( el
mas lejos desde el que está conectado al pulso de reloj original) produce un pulso de
reloj por cada n pulsos del reloj de entrada del FF correspondiente al bit menos
significativo ( el FF disparado por el reloj principal)
12
El contador mod-4 analizado anteriormente puede llamarse también contador divisor
por 4 (divide-by-4 counter).
El siguiente es un contador asíncrono de 3 bits. Trabaja exactamente como el de dos
bits, solo que ahora, debido al tercer FF se contarán 8 estados.
Q0
Q1
1 1 1
Q2
J0 SET Q0 J1 SET
Q1 J2 SET
Q2
clk
FF0 FF1 FF2
clk
Q0 0 1 0 1 0 1 0 1 0
Q1 0 0 1 1 0 0 1 1 0
Q2 0 0 0 0 1 1 1 1 0
cuenta 0 1 2 3 4 5 6 7 0
13
un cero (0000) haciendo un RESET en todos los FF. Esto se hace con la compuerta
NAND que se muestra en el circuito. Se utiliza una compuerta NAND porque la entrada
de RESET está negada. Esto quiere decir que los FF se resetean con un cero.
El siguiente es un contador de década, contador de 0 a 9 o contador BCD:
Q0
Q1
Q2
1 1 1 1
clk
K0 CLR Q0 K1 CLR Q1 K2 CLR Q2 K3 CLR Q3
Debe ser evidente la manera de obtener la función del circuito que resetea a cero.
Contadores Síncronos
Muchas veces se desea tener contadores que sigan secuencias de conteo que no sea la
binaria, en ese caso ya no se dispondrá de circuitos integrados que contengan el
contador, sino que debemos diseñarlo. Al ser el contador un circuito secuencial para
diseñarlo se utilizarán las técnicas de diseño de circuitos secuenciales. No es objeto de
este curso un análisis profundo de los procedimientos de síntesis de circuitos
secuenciales en general. Solo se analizará el procedimiento para el caso de los
contadores, lo que implica una gran simplificación del procedimiento.
Antes de proceder al método de síntesis para el diseño de contadores se darán algunas
definiciones.
14
000
001 111
010 110
011 101
100
· El estado presente denota el estado de los flip flops antes de la ocurrencia de un pulso
de reloj.
· El estado futuro muestra el estado de los flip flops después del pulso de reloj.
· Las entradas de los flip flops muestran que valores deben recibir las entradas de los
flip flops para pasar del estado presente al estado futuro después del pulso de reloj.
Es importante recordar las tablas de excitación de los flip flop ya que la función de
entrada se obtiene a partir de estas. De hecho el procedimiento consiste en determinar
que entrada necesitan los flip flops para pasar del estado presente al estrado futuro.
Como se mencionó en el resumen de flip flops, las tablas de excitación son las
siguientes.
15
Flip Flop tipo J K Flip Flop tipo T Flip Flop tipo D
Qt Q(t+1) J K Qt Q(t+1) T Qt Q(t+1) D
0 0 0 X 0 0 0 0 0 0
0 1 1 X 0 1 1 0 1 1
1 0 X 1 1 0 1 1 0 0
1 1 X 0 1 1 0 1 1 1
PROCEDIMIENTO DE DISEÑO
1. Realizar el diagrama de estado. Del numero de estados diferentes se obtiene el
numero de flip flops.
2. Realizar la tabla de transiciones. De la tabla se obtienen las funciones de entradas
de los flip flops. Se selecciona el tipo de flip flop para el diseño (JK, T, D)
3. Minimización de las funciones de entradas utilizando mapas de Karnaugh.
4. Dibujar el diagrama circuital
16
El próximo paso es el de desarrollar la tabla de transiciones a partir del diagrama de
estado. En ella listaremos para cada uno de los estados presentes de la secuencia , cual
debe ser el valor de entrada de los flip flops para que al aplicarse un pulso de reloj se
pase al siguiente estado de la secuencia (estado futuro). Para ello nos ayudamos con la
tabla de excitación de los flip flop. Podemos diseñar el contador utilizando FF tipo JK,
T o D. En este ejemplo utilizaremos el Flip Flop tipo JK.
Así, para el FF2 que genera Q2, el estado presente es 0 y el estado futuro es 0. Esto
sucede cuando J2=K2=0 o cuando J2 = 0 y K2 = 1. De este modo, J2 tiene que ser cero, y
K2 puede tener cualquier valor que indicaremos en la columna correspondiente a J2 con
un 0 y en la correspondiente a K2 con una X indicando la condición de "no importa". Así
vamos obteniendo las entradas para todos los FF y para todas las transiciones de estado.
Esta representación es una tabla de verdad de las entradas de los flip flop en función del
estado presente, por lo que podemos obtener las funciones mínimas de estas entradas
utilizando los Mapas de Karnaugh.
17
Paso 3: Minimización de Funciones de Entrada de los Flip Flops
De la tabla de transiciones para cada una de las entradas de los FF obtenemos los Mapas
de Karnaugh en función del estado presente, y simplificando obtenemos las funciones
de las entradas de cada flip flop.
K2 = Q1.Qo K1 = Qo Ko= 1
J2 = Q1.Qo J1 = Qo Jo= 1
Note que el circuito obtenido corresponde al del contador de 3 bits analizado en la guía
de contadores síncronos.
Q0
Q1
Q2
1
J0 Q0 J1 Q1 J2 Q2
K0 Q0 K1 Q1 K2 Q2
clk
18