SEP

SNEST

DGEST

Direccin General de Educacin Superior Tecnolgica Instituto Tecnolgico Superior de Champotn

Ingeniera en Sistemas Computacionales

NOMBRE: Br. Rosendo Yohan Hernndez. Br. Eduardo Lira Parrao Br. Jorge Adan Gil Quiab Br. Jos Antonio Tax Sales Br. Fernando Ivan Tun Cortez NOMBRE DEL CURSO: Arquitectura de Computadoras TEMA: Anlisis de componentes (CPU) FECHA: 06/09/2011 MATRICULA: 091080036 071080131 091080021 091080045 091080062 NOMBRE DEL PROFESOR: Eduardo Gonzlez Ehuan ACTIVIDAD: Investigacin sobre las arquitecturas de CPU(RISC vs CISC) 1

Champotn, Campeche a 24 de Agosto de 2011.

Ingeniera En Sistemas Computacionales 5 Semestre Grupo A

Contenido
Tipos De Arquitecturas ............................................................................................ 3 VLSI ..................................................................................................................... 3 Arquitectura RISC ................................................................................................ 3 Arquitectura CISC ................................................................................................ 3 Caractersticas de las CPU ..................................................................................... 4 Arquitecturas CISC.................................................................................................. 5 Arquitecturas RISC.................................................................................................. 5 RISC frente a CISC: ................................................................................................ 6 Objetivos de RISC ................................................................................................... 7 Bibliografa .............................................................................................................. 8

Ingeniera En Sistemas Computacionales

5 Semestre

Grupo A

Tipos De Arquitecturas
VLSI Las CPU de la poca tenan sus componentes distribuidos en varios procesadores. Esto traa consigo la una baja del rendimiento derivado de la lentitud de las transferencias de datos entre los distintos componentes de una CPU. El surgimiento de las arquitecturas VLSI (Very Large Scale Integration) representan la posibilidad de mejorar esta situacin, al permitir la integracin de un nmero muy alto de transistores en un procesador. Este hecho representara un incremento inmediato de las velocidades de procesamiento, al disminuir el tiempo de las transferencias de datos entre subcomponentes de una CPU.

Arquitectura RISC Y si por un lado CISC represent lo que estaba haciendo la corriente principal en el desarrollo de arquitecturas de computadores, RISC represent a la tendencia precisamente contraria, que entenda que CISC era un concepto al cual haba que oponerse, lo que se hizo replanteando la arquitectura de los procesadores desde la perspectiva de su uso real.

Arquitectura CISC Vale la pena considerar que CISC no representa una propuesta de arquitectura de procesador en el sentido usual. CISC refleja la forma en que se desarrollaban y las mejoras que se haban introducido a las arquitecturas de procesadores hasta, ms o menos, 1975. CISC, el Computador con un Conjunto Complejo de Instrucciones (Complex Instruction Set Computer), representa el nombre la corriente principal desarrollada en arquitectura de computadores y, quizs, podramos entender que es el nombre que se dio a la tendencia a la cual el movimiento RISC se opona.

Ingeniera En Sistemas Computacionales

5 Semestre

Grupo A

Caractersticas de las CPU

Esto nos hace suponer que RISC reemplazar por completo al CISC, pero la respuesta a esta cuestin no es tan simple ya que: Para aplicar una determinada arquitectura de microprocesador son decisivas las condiciones de realizacin tcnica y sobre todo la rentabilidad, incluyendo los costos de software. Existan y existen razones de compatibilidad para desarrollar y utilizar procesadores de estructura compleja as como un extenso conjunto de instrucciones. La meta principal es incrementar el rendimiento del procesador, ya sea optimizando alguno existente o se desee crear uno nuevo. Para esto se deben considerar tres reas principales a cubrir en el diseo del procesador y stas son: La Arquitectura. La Tecnologa de Proceso. El Encapsulado.

La Tecnologa de proceso, se refiere a los materiales y tcnicas utilizadas en la fabricacin del circuito integrado, El Encapsulado se refiere a como se integra un procesador con lo que lo rodea en un sistema funcional, que de alguna manera determina la velocidad total del sistema. Aunque la tecnologa de proceso y de encapsulado son vitales en la elaboracin de procesadores ms rpidos, es la arquitectura del procesador lo que hace la diferencia entre el rendimiento de una CPU (Control Process Unit) y otra. Y es en la evaluacin de las arquitecturas RISC y CISC donde se centra nuestra atencin Dependiendo de cmo el procesador almacena lo operandos de las instrucciones de la CPU, existen tres tipos de juegos de instrucciones: Juego de instrucciones para arquitecturas basadas en pilas. Juego de instrucciones para arquitecturas basadas en un acumulador. Juego de instrucciones para arquitecturas basadas en registros.

Las arquitecturas RISC y CISC son ejemplos de CPU con un conjunto de instrucciones para arquitecturas basadas en registros.

Ingeniera En Sistemas Computacionales

5 Semestre

Grupo A

Arquitecturas CISC
La microprogramacin es una caracterstica importante y esencial de casi todas las arquitecturas CISC, podramos mencionar por ejemplo: Intel 8086, 8088, 80286, 80386, 80486. Motorola 68000, 68010, 68020, 68030, 6840. La microprogramacin significa que cada instruccin de mquina es interpretada por una microprograma localizada en una memoria en el circuito integrado del procesador. En la dcada de los sesentas la microprogramacin, por sus caractersticas, era la tcnica ms apropiada para las tecnologas de memorias existentes en esa poca y permita desarrollar tambin procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones. Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos reloj (al menos uno por microinstruccin).

Arquitecturas RISC
Buscando aumentar la velocidad del procesamiento se descubri en base a experimentos que, con una determinada arquitectura de base, la ejecucin de programas compilados directamente con microinstrucciones y residentes en memoria externa al circuito integrado resultaban ser ms eficientes, gracias a que el tiempo de acceso de las memorias se fue decrementando conforme se mejoraba su tecnologa de encapsulado. De bido a que se tiene un conjunto de instrucciones simplificado, stas pueden implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de decodificar instrucciones complejas. En investigaciones hechas a mediados de la dcada de los setentas, con respecto a la frecuencia de utilizacin de una instruccin en un CISC y al tiempo para su ejecucin se observ lo siguiente: Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecucin de un programa.

Ingeniera En Sistemas Computacionales

5 Semestre

Grupo A

Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas, pero requieren tiempos de ejecucin ms cortos. Daniel Zamora O.
http://cedicyt.usach.cl/microcomputadores/2004/grupo5/Daniel%20Zamora/Pagina%20Tecno logia%20Cisc%20y%20Risc/Cisc-Risc.html

RISC frente a CISC:

Existen varios mitos que contraponen las ventajas de la tecnologa RISC frente a la CISC, que es importante descalificar: A. Los procesadores RISC ofrecen peor soporte para los lenguajes de alto nivel o HLL (High Level Language) que lo CISC. Esta creencia se argumenta en que un conjunto de instrucciones de "alto nivel" (CISC) es mejor soporte para lenguajes de alto nivel. Sin embargo, la caracterstica fundamental de los lenguajes de alto nivel, implica que el programador slo interacciona con el ordenador a travs del propio lenguaje de alto nivel (programacin, depuracin, mensajes del sistema, etc.), por lo que todos los problemas a "bajo nivel", deben de ser transparentes y desconocidos para l. Por ello, son de nulas consecuencias para el programador y los lenguajes de alto nivel, como se implementan las funciones, en funcin del tipo de CPU. B. Es ms complicado escribir compiladores RISC que CISC. Dado que los procesadores CISC tienen un mayor nmero de instrucciones y modos de direccionamiento, existen por tanto ms formas de hacer la misma tarea, lo que puede confundir tanto al compilador como al que lo escribe. Por ello, subjetivamente es posible escoger una forma de hacerlo poco adecuada, por el tipo de instrucciones o por el tiempo de ejecucin que requieren. En cambio, en un procesador RISC, hay menos opciones, por lo que el compilador es ms simple, aunque se genere, habitualmente, un 20-30% ms cdigo; a cambio, se consigue un incremento de la velocidad de hasta un 500%. C. Un programa es ms rpido cuanto ms pequeo. La velocidad a la que un programa puede ser ejecutado no depende en absoluto de su tamao, sino del tiempo de ejecucin de cada una de sus instrucciones. Dado que las instrucciones RISC son ms rpidas, y admiten mejor los pipelines, puede haber mayor paralelismo y simultaneidad en la ejecucin de pequeas

Ingeniera En Sistemas Computacionales

5 Semestre

Grupo A

secciones de cdigo. Dichas secciones de cdigo pueden ser ejecutadas en una fraccin del tiempo que requiere una sola instruccin CISC. D. No es un hecho meramente acadmico, sino puramente comercial y econmico. La "era RISC" ha alcanzado a todos los fabricantes de semiconductores: AMD, Intel, MIPS, Motorola, ROSS,...; y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, etc. y sus correspondientes clnicos. E. El tiempo de diseo de estos productos se reduce sensiblemente, lo que disminuye su coste final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo ms adecuado, y con menos posibilidades de errores. F. Adems, son globalmente ms eficaces, de menores dimensiones y ms bajo consumo, ofreciendo siempre claras ventajas tcnicas frente a los ms avanzados CISC. Actualmente, las estaciones de trabajo RISC multiprocesadoras de mayor xito, se basan en diferentes versiones de la tecnologa SPARC: superSPARC e HyperSPARC. Est claro que el futuro pertenece a los RISC y a los sistemas multiprocesador, a no ser que la fsica y la electrnica logren superar las barreras tecnolgicas para incrementar muy por encima de las cotas actuales, las velocidades y prestaciones de una nica CPU. Tambin cabe esperar, y por qu no, la pronta aparicin de otras tecnologas que compitan con CISC y RISC. Autor: Jordi Palet Publicado por: Unix Systems (Abril 1995)

Objetivos de RISC
Los objetivos de RISC son: 1. Disminuir el tiempo de proceso de cada instruccin para aumentar la frecuencia de funcionamiento y la eficiencia de la segmentacin. 2. Minimizar los accesos a memoria. 3. Liberar recursos hardware que puedan ser usados para otras tareas ms productivas.

Ingeniera En Sistemas Computacionales

5 Semestre

Grupo A

4. Mover la complejidad de muchas tareas (prediccin de salto, implementacin de operaciones complejas) a los compiladores.

Bibliografa
Jess Jimnez Herranz; http://oposcaib.wikispaces.com (Herranz). Francisco Javier Garca Pilar; Universidad Autnoma de Aguascalientes;(Pilar, 2008). Daniel Zamora O.; http://cedicyt.usach.cl/microcomputadores/2004/grupo5/Daniel%20Zamora/ Pagina%20Tecnologia%20Cisc%20y%20Risc/Cisc-Risc.html (O.) Arquitectura RISC vs CISC; Universidad Autnoma Metropolitana Jos Ignacio Vega Luna, Roberto Snchez Gonzles, etc. (Arquitectura RISC vs CISC)

Ingeniera En Sistemas Computacionales

5 Semestre

Grupo A