CATEGORIZACIN DE FLYNN

Clasificacin de arquitecturas paralelas que considera la manera de aplicacin de las

instrucciones y el manejo de los datos.

SISD Modelo convencional de Von Neumann.

ISC MARBELI VIVANI GONZALEZ LOPEZ
ARQUITECTURA DE COMPUTADORAS

SIMD Paralelismo de datos, computacin vectorial.

Pipelines, arrays sistlicos.
Modelo general, varias implementaciones.

ARQUITECTURA SISD
Un procesador capaz de realizar operaciones aritmtico-lgicas secuencialmente,
controlado por un programa que se encuentra almacenado en una memoria conectada al
procesador.
Este hardware est diseado para dar soporte al procesamiento secuencial clsico,
basado en el intercambio de datos entre memoria y registros del procesador, y la
realizacin de operaciones aritmtico-lgicas en ellos.
En la dcada de 1980 se disearon computadores secuenciales que no correspondan
estrictamente al modelo SISD.
A partir de la introduccin de los procesadores RISC se comenzaron a utilizar varios
conceptos de las arquitecturas paralelas, como el pipelining, la ejecucin paralela de
instrucciones no dependientes, el prefetching de los datos, etc., para lograr un incremento
en la cantidad de operaciones realizadas por ciclo de reloj.
An mejorado, el modelo SISD no fue suficiente.
Los problemas crecieron, o surgi la necesidad de resolver nuevos problemas de
grandes dimensiones (manejando enormes volmenes de datos, mejorando la precisin
de las grillas, etc.).
Si bien las maquinas SISD mejoraron su performance. Arquitecturas CISC y RISC.
Compiladores optimizadores de cdigo.
Procesadores acelerando ciclos de relojes, etc.
An no fue suficiente, y el ritmo de mejoramiento se desaceler (principalmente debido a
limitaciones fsicas).
En este contexto se desarrollaron los computadores paralelos.

ISC MARBELI VIVANI GONZALEZ LOPEZ

ARQUITECTURA DE COMPUTADORAS

ARQUITECTURA SIMD
n unico programa controla los procesadores.
til en aplicaciones uniformes
Procesamiento de imgenes.
Aplicaciones multimedia.
Aplicaciones numricas sobre grillas.
Su aplicabilidad est limitada por las comunicaciones entre procesadores.
La topologa de interconexin es fija.
Los elementos de procesamiento tienen capacidad de cmputo limitada (1 bit a 8 bits),
por lo que se pueden colocar una gran cantidad por chip (e.g. Connection Machine 2 con
64k PEs).
Fueron los primeros multiprocesadores difundidos comercialmente (en la dcada de
1980).

Ejemplos comerciales
Cray X-MP (computador ms potente entre 19831985)
ConnectionMachine (CM-2, CM-200, dcada de 1980).
MasParMP2 (inicios de la dcada de 1990).

ISC MARBELI VIVANI GONZALEZ LOPEZ

ARQUITECTURA DE COMPUTADORAS

ARQUITECTURA MISD
Varias unidades funcionales ejecutan diferentes operaciones sobre el mismo conjunto de
datos.
Las arquitecturas de tipo pipeline pertenecen a esta clasificacin.
Aunque no puramente, ya que pueden modificar los datos sobre los que operan.
Otros modelos: arrays sistlicos, FPGA celulares.
Tambin pertenecen al modelo MISD los computadores tolerantes a fallos que utilizan
ejecucin redundante para detectar y enmascarar errores.
No existen otras implementaciones especficas.
Los modelos MIMD y SIMD son ms apropiados para la aplicacin del paralelismo tanto
a nivel de datos como de control.
Consistieron en el siguiente paso en la evolucin de las arquitecturas paralelas.

Fueron lentamente desplazando al modelo SIMD.

A diferencia de los modelos SISD y MISD, las computadoras MIMD pueden trabajar
asincrnicamente.

Los procesadores tienen la capacidad de funcionamiento semi-autnomo.

Existen dos tipos de computadores SIMD, de acuerdo al mecanismo utilizado para
comunicacin y sincronizacin:

MIMD de memoria compartida (fuertemente acopladas).

MIMD de memoria distribuda (poco acopladas)

MIMD CON MEMORIA COMPARTIDA

ISC MARBELI VIVANI GONZALEZ LOPEZ

ARQUITECTURA DE COMPUTADORAS

 Procesadores autnomos, trabajan asincrnicamente.

Comunicacin entre procesadores a travs del recurso compartido.

Comunicacin y sincronizacin se realiza en forma explcita.

Emisor escribe y receptor lee de la memoria global.

Fciles de construir.

SO convencionales de los SISD son portables.

Buena solucin para procesamiento transaccional (sistemas multiusuario, bases de

datos, etc.)
Limitaciones: confiabilidad y escalabilidad.

Un fallo de memoria de algn componente puede causar un fallo total del sistema.

Incrementar el nmero de procesadores puede llevar a problemas en el acceso a

memoria.

Caso de supercomputadores Silicon Graphics.

Mecanismos para compartir los datos.

UMA = Uniform Memory Access

Acceso uniforme (todos los procesadores acceden a la memoria en el mismo

tiempo).
Multiprocesadores simtricos (SMP).
Pocos procesadores (32, 64, 128, por problemas de ancho de banda del canal de
acceso).

NUMA = Non-Uniform Memory Access.

Coleccin de memorias separadas que forman un espacio de memoria

direccionable.
Algunos accesos a memoria son ms rpidos que otros, como consecuencia de la
disposicin fsica de las memorias (distribuidas fsicamente).
Multiprocesadores masivamente paralelos (MPP).

El bus (cuello de botella) limita la escalabilidad a un mximo de pocas decenas de

procesadores.

Caches locales introducen problema de cache coherence.

Ejemplos:

ISC MARBELI VIVANI GONZALEZ LOPEZ

ARQUITECTURA DE COMPUTADORAS

 Encore MULTIMAX
Inicios de la dcada de 1990, hasta 20 procesadores.
Sequent Symmetry.
Dcada de 1990, de 10 a 30 procesadores.
Sun SPARCcenter 2000.
Dcada de 1990, escalable hasta 20 procesadores.
Sun-4d (d por dragon, nombre cdigo del SPARCcenter 2000).
La Facultad de Ingeniera tuvo un supercomputador de este tipo desde 2000 a 2008.

MIMD CON MEMORIA DISTRIBUIDA

No existe el concepto de memoria global.

Comunicacin y sincronizacin:

Mecanismos explcitos de IPC (mensajes) sobre la red (en escenario ptimo, red
de alta velocidad).
Tiene mayor costo que en MIMD de memoria compartida.

Las comunicaciones pueden ser cuellos de botella.

Influye la topologa de conexin.

Arquitectura escalable para aplicaciones apropiadas para esta topologa

Decenas de miles de procesadores.

Ventajas respecto a MIMD de memoria compartida

Fcilmente escalable.
Alta disponibilidad (el fallo de una CPU individual no afecta a todo el sistema)
ISC MARBELI VIVANI GONZALEZ LOPEZ
ARQUITECTURA DE COMPUTADORAS

Ejemplos comerciales

ConnectionMachine CM-5 (1991, 16k procesadores).

IBM SP (IBM Scalable POWER parallel)
Incluye tecnologa High Performance Switch (HPS) para comunicacin entre
nodos.
1991: SP1; 1993: SP2, 1996: POWER2 Super Chip.
En 1999 incorporan procesadores POWER3, en 2001 POWER4 y en 2004
POWER5.
Intel Paragon (1992: 2048 procesadores, luego 4000).
Cray.
Luego de fusin con SGI: Scalable Node SN1, SN2.
T3E, 1997, hasta 2048 procesadores.

CONECTIVIDAD ENTRE PROCESADORES

ESTTICA

Caminos prefijados entre procesadores.

Usualmente canales de comunicacin P2P entre procesadores.

DINMICA

Los caminos se determinan dinmicamente.

ISC MARBELI VIVANI GONZALEZ LOPEZ
ARQUITECTURA DE COMPUTADORAS

Se implementa a travs de switches.

Simplifica la programacin al evitar problemas de comunicacin.
Garantiza igualdad de latencia para comunicaciones entre distintos procesadores
a una distancia fija.
Permite comunicaciones all to all.
Hasta el 2000, era una tecnologa emergente; hoy ya esta consolidada.
Generan topologas fcilmente escalables.

FACTORES QUE DETERMINAN LA EFICIENCIA

Ancho de banda

Nmero de bits capaces de transmitirse por unidad de tiempo.

Latencia de la red

Tiempo que toma a un mensaje transmitirse a travs de la red.

Latencia de las comunicaciones

Incluye tiempos de trabajo del software y retardo de la interfaz.

Latencia del mensaje

Tiempo que toma enviar un mensaje de longitud cero.

Valencia de un nodo

Nmero de canales convergentes a un nodo.

Dimetro de la red

Nmero mnimo de saltos entre los nodos ms alejados.

Permite calcular el peor caso de retardo de un mensaje.

Largo mximo de un tramo de comunicacin.

ISC MARBELI VIVANI GONZALEZ LOPEZ

ARQUITECTURA DE COMPUTADORAS

CONECTIVIDAD ENTRE PROCESADORES

ISC MARBELI VIVANI GONZALEZ LOPEZ

ARQUITECTURA DE COMPUTADORAS