Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Proyectos de Circuitos Digitales
Proyectos de Circuitos Digitales
PROYECTO # 1 (4.5)
Disee un circuito lgico cuya salida es ALTA slo cuando la mayora de las
entradas A, B y C son BAJAS.
TABLA DE LA VERDAD
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
TABLA DE KARNAUGH
X
1
1
1
0
1
0
0
0
ABC
ABC
ABC
ABC
AB
AB
AB
AB
X= AB + AC + BC
SIMPLIFICACIN
CIRCUITO LOGICO
A
B
C
PROYECTO # 2 (4.8)
La figura 4-42 muestra el diagrama de una alarma para automvil empleada para
detectar ciertas condiciones no deseables. Los tres interruptores se emplean para indicar el
estado en el que se encuentra la puerta del lado del conductor, el encendido y l os faros
respectivamente. Disee un circuito lgico con estos tres interruptores como entradas, de
manera que la alarma se active cuando se presenten cualquiera de las siguientes
condiciones:
Los faros estn prendidos mientras el encendido est apagado.
La puerta est abierta mientras el encendido est prendido.
A= Puerta, B= Encendido, C= Luces.
TABLA DE LA VERDAD.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
SIMPLIFICACIN
X
0
1
0
0
0
1
1
1
ABC
ABC
ABC
ABC
AB
AB
AB
AB
X= AB + BC
CIRCUITO LOGICO
A
B
DIAGRAMA DE CONEXIN
PROYECTO # 3 (4.25)
Cuatro tanques de gran capacidad de una planta qumica contien en diferentes
lquidos sometidos a calentamiento. Se utilizan sensores de nivel de lquido para detectar si
el nivel de los tanques A y B excede un nivel predeterminado. Los sensores de temperatura
de los tanques C y D detectan cuando la temperatura de est os tanques desciende de un
lmite prescrito. Suponga que las salidas A y B del sensor de nivel del liquido son BAJOS
cuando el nivel es satisfactorio y ALTOS cuando es demasiado alto. Asimismo, las salidas
C y D del sensor de temperatura son BAJAS cuando la temperatura es satisfactoria y
ALTAS cuando la temperatura es demasiado baja. Disee un circuito lgico que detecte
cuando el nivel del tanque A o B es muy alto al mismo tiempo que la temperatura ya sea en
el tanque C o en el D es muy baja.
TABLA DE LA VERDAD
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
0
0
0
0
0
1
1
1
0
1
1
1
0
1
1
1
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
X = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
SIMPLIFICACIN
CD
CD
CD
CD
AB
AB
AB
AB
X= AB + BC + BD
CIRCUITO LOGICO
A
B
DIAGRAMA DE CONEXIN
PROYECTO # 4 (4.16)
La figura 4.44 muestra un contador BCD que produce una salida de 4 bits que representa el
cdigo BCD para el nmero de pulsos que se han aplicado en la entrada del contador. Por
ejemplo, despus de 4 pulsos, la salidas del contador son BCBA = 01002 = 410. El contador
se reajusta a 0000 2 despus del decimo pulso y comienza a contar de nuevo. En otras
palabras; las salidas DCBA nunca representarn un nmero mayor que 1001 2 = 910. Disee
el circuito lgico que produzca una salida en ALTO cada ve z que el valor de la cuenta sea
2, 3 9. Utilice el mapa de karnaugh y aproveche las condiciones no importa.
TABLA DE LA VERDAD
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
SIMPLIFICACIN
X
0
0
1
1
0
0
0
0
0
1
X
X
X
X
X
X
DCBA
DCBA
DCBA
AB
AB
AB
AB
DC
DC
DC
DC
X= BC + BD + AD + DC
CIRCUITO LOGICO
D
C
B
A
DEAGRAMA DE CONEXIN
PROYECTO # 5 (4.26)
La figura 4-50 muestra el cruce de una autopista principal con un c amino de acceso
secundario. Se colocan sensores de deteccin de vehculos a lo largo de los carriles C y D
(camino principal) y en los carriles A y B (camino de acceso). Las salidas del sensor son
BAJAS (0) cuando no pasa ningn vehculo y ALTAS (1) cuando pasa algn vehculo. El
semforo del crucero se controlar de acuerdo con la siguiente lgica:
1. El semforo E-O estar en luz verde siempre que los carriles C y D estn ocupados.
2. El semforo E-O estar en luz verde siempre que ya sea C o D estn ocupados pero
A y B no lo estn.
3. El semforo N-S estar en luz verde siempre que los carriles A y B estn ocupados
pero C y D no lo estn.
4. El semforo N-S tambin estar en luz verde cuando A o B estn ocupados en tanto
que C y D no lo estn.
5. El semforo E-O estar en luz verde cuando no haya vehculos transitando.
TABLA DE LA VERDAD
Camino de
acceso
A
B
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
Camino
principal
C
D
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
E-O
1
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
N -S
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
NOTA: prioridad de
paso al camino
principal.
E-O = ABCD + ABCD + ABCD + ABCD + ABCD +ABCD + ABCD + ABCD + ABCD
+ ABCD +ABCD
CD
SIMPLIFICACIN
CD
CD
CD
SALIDA N-S
AB
AB
AB
AB
NS = BCD + ACD
CIRCUITO LOGICO
A
B
N-S
C
E-O
D
DIAGRAMA DE CONEXIN
PROYECTO # 6 (4.17)
La figura 4-45 muestra cuatro interruptores que son parte de la circuitera de control
de una mquina copiadora. Los interruptores se encuentran en distintos puntos a lo largo
del camino que recorre el papel dentro de la mquina. C ada interruptor est normalmente
abierto y, cuando el papel pasa sobre el interruptor, ste se cierra. Es imposible que los
interruptores S 1 y S4 se cierren al mismo tiempo. Disee un circuito lgico que genere una
salida ALTO cada vez que dos o ms interr uptores estn cerrados al mismo tiempo. Utilice
el mapa K y aproveche las ventajas que ofrecen las condiciones no importa.
TABLA DE LA VERDAD
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X
0
0
0
1
0
1
1
1
0
X
1
1
1
X
1
X
ABCD
S1 = A
S2 = B
ABCD
ABCD
ABCD
S3 = C
S4 = D
ABCD
ABCD
ABCD
ABCD
CD
CD
CD
AB
AB
X = CD + AB + BC + BD + AC
X = CD + B (A+C+D) + AC
AB
AB
CIRCUITO LOGICO
A
X
B
C
DIAGRAMA DE CONEXIN
PROYECTO # 7 (4.22)
La figura 4-49 representa un circuito multiplicador que toma dos nme ros de 2 bits, X 1X0 y
Y1Y0 y produce un numero binario de salida Z3Z2Z1Z0 que es igual al producto aritmtico
de los dos nmeros de entrada. Disee el circuito lgico para el multiplicador. (sugerencia:
el circuito lgico tendr cuatro entradas y cuatro sa lidas).
TABLA DE LA VERDAD
XI=D XO=C Y1=B Y0=A Z3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
Z2
Z1
Z0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
1
0
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
1
0
1
SIMPLIFICACIN DE Z0
DC
BA
BA
BA
BA
Z0 = AC
DC
DC
DC
CIRCUITO LOGICO
A
Z0
B
SIMPLIFICACIN DE Z1
DC
BA
BA
BA
BA
0
Z1 = ABC + BCD + ACD + ABD
DC
DC
DC
CIRCUITO LOGICO
A
B
C
D
Z1
SIMPLIFICACIN DE Z2
BA
BA
BA
BA
DC
DC
DC
DC
Z1 = ABC + BCD
CIRCUITO LOGICO
A
B
C
D
Z2
Z3= DCBA
OBSERVACIN: Z3, no tiene simplificacin pero puede ser fusionado con Z 0 para
reducir la cantidad de componentes y para trabajar con un solo modelo de compuerta AND.
A
A
Z3
B
C
D
Z0
FUSIN
Z0
C
Z3
D
B
CIRCUITO LOGICO
Z0
Z1
Z2
Z3
DIAGRAMA DE CONEXIN