UNIVERSIDAD DEL CAUCA

FACULTAD DE INGENIERIA ELECTRONICAY TELECOMUNICACIONES

MATERIA: CIRCUITOS DIGITALES I

Primer Parcial
Docente: Ing. Vctor Manuel Mondragn M.

Nombre: ____________________________________ Cdigo: _______________

1. (Valor 3.0) La empresa INTEL requiere crear una nueva instruccin para
sus procesadores X8i, que acelera el proceso de operaciones aritmtico
lgicas, y requiere implementar un modulo divisor; es decir un circuito
divisor para un divisor (M) de 32 bits + bit de Signo) y un dividendo de 32
bits. Consideremos, por ejemplo el caso de dividir 247 entre 13,
Inicialmente se debe dividir 2 entre 13, puesto que la divisin no es posible,
el siguiente intento se hace 27 entre 13. Si se multiplica 13 por 2 y se resta
27 se tiene un residuo de 1, el cual es menor de 13, por lo tanto se acepta
el 2 como cociente. El residuo (1) y el siguiente digito del dividendo (4)
forma el nmero 14 que, de igual manera, se divide entre 13. En el caso de
la divisin de dos nmeros binarios se debe seguir la siguiente estrategia,
con la diferencia que el cociente podr tener dos posibles dgitos (1 o 0).
a. Disear una arquitectura el divisor planteado para divisor y dividendo
de 4 bits.
b. Expandir la solucin al esquema del modulo requerido a bits.
c. Explicar e implementar cada uno de los bloques constitutivos de la
arquitectura los diagramas de bloque de cada arquitectura.
Nota. Disponga de los siguientes elementos para la Implementacin:
Compuertas Lgicas de todas la Categoras y familias
FlipFlops JK y tipo D
Decodificador 7447 o 7448.
Osciladores de cualquier tipo.
2. (Valor 2.0) En un sistema de alarmas por inundaciones, se tienen un sensor
que genera un voltaje entre 0 y 8 Voltios.
a. Disear un sistema el cual debe visualizar el nivel del agua en un
despliegue de 7 segmentos.
b. El sistema debe generar tres estados segn se incremente el nivel
del agua debe disear los estados por medios de les Verde,
amarillo, naranja y Rojo.
c. Implementar los circuitos requeridos, excepto decodificadores,
Codificadores.