Teo2 AmpliaudioGS

Unidad temtica 2:
AMPLIFICADORES DE AUDIOFRECUENCIAS
DE GRAN SEAL
Profesor:
Ing. Anbal Laquidara.
J.T.P.:
Ing. Isidoro Pablo Perez.
Ay. Diplomado:
Ing. Carlos Daz.
Ay. Diplomado:
Ing. Alejandro Giordana
Ay. Alumno:
Sr. Nicols Ibez.
URL: http://www.ing.unlp.edu.ar/electrotecnia/electronicos2/
CIRCUITOS ELECTRNICOS II
Amplificadores de audio de gran seal
Teora
Universidad Nacional de La Plata

FACULTAD DE INGENIERA
AMPLIFICADORES DE AUDIO DE GRAN SEAL

1. AMPLIFICADORES CLASE A CON ACOPLAMIENTO DIRECTO
Se denomina amplificadores de gran seal a aquellos en los que la seal a amplificar es del orden
de los valores de la polarizacin. Puede decirse que la excursin de seal a la salida, va desde el eje
de corriente hasta el eje de tensin (Fig. 1), esto es idealizando al transistor (V CEsat =0, ICBO=0).
Vcc
ic
Rc
100
Ic
T1
Vcc/2
Fig.1-a
Vcc
vce
Fig.1-b
Considerando que el transistor es ideal (VCEsat = 0 e ICBO = 0) y que est polarizado para mxima
excursin de salida ( VCE sin seal ser Vcc/2), definimos:
corriente de seal:
ic (t) = Imx sen(t) = Ic sen(t)
corriente de polarizacin:
IC
corriente total:
iC = ic(t) + IC = Ic+ Ic sen(t)
(en condiciones ideales)
Notar que: ahora hay seales de c.c. y de c.a. superpuestas y del mismo orden.
1.1 Potencia de alimentacin PCC :
La potencia instantnea que entrega la fuente de alimentacin est dada por:
pcc(t) = Vcc ic(t) = Vcc [Ic sen(t)+Ic]
Por lo que la potencia media es:
Pcc =
1 T
1
iC Vcc dt =
0
T
T
0(ic
T
+ I C ) V cc dt =
1
T
I C sen t Vcc dt +
1
T
I
T
V cc dt
El primer trmino de la ecuacin, representa el valor medio de una seal senoidal, que resulta nulo:
Luego:
ic =
110621
1
T
I C sen t dt = 0
http://www.ing.unlp.edu.ar/electrotecnia/electronicos2/
Pgina 2 de 34
Teora

Pcc = Vcc Ic
Podemos concluir entonces, que la potencia que entrega la fuente de alimentacin Vcc es la misma
con o sin seal, ya que Pcc es independiente de ic (t).
Observando la Fig. 1-b, con el transistor polarizado en el centro de la recta de carga, escribimos:
Vcc
Vcc Vce
2 = Vcc
Ic =
=
Rc
Rc
2 Rc
Pcc = IcVcc =
Vcc 2
2 Rc
[2]
Esta es la expresin de la potencia entregada por la fuente de alimentacin Vcc.

1.2 Potencia en la carga
Si llamamos ps(t) a la potencia instantnea en la carga Rc:
p s (t ) = Rc [Ic + i c (t ) ] = Rc Ic 2 + 2 Ic i c (t ) + i c (t )
2
Por lo que el valor medio de potencia en la carga es:
1 T
[ic (t ) + Ic ]2 Rc dt
0
T
1 T
1 T
1 T
Ps = [i c (t )]2 Rc dt + Ic 2 Rc dt + 2 i c (t ) Ic Rc dt
T 0
T 0
T 0
1 T
1 T
1 T
= [Ic sen ( t )]2 Rc dt + Ic 2 Rc dt + 2 Ic [Ic sen ( t )]Rc dt
T 0
T 0
T 0
1 T
1 T
1 T
= Ic 2 sen 2 ( t ) Rc dt + Ic 2 Rc dt + 2 Ic 2 sen ( t ) Rc dt
T 0
T 0
T 0
Ps =
En el tercer trmino, nuevamente aparece el valor medio de una seal senoidal, por ende igual a
cero. A su vez, el primer trmino representa el valor de corriente eficaz (al cuadrado). Entonces:
2
Ps = i cef
Rc + Ic 2 Rc
2
2
i cef
Vcc
2
2
2 Rc
Ic
Vcc 2
Im x
=
=
=
=
2
2
8 Rc 2
2
Puede inferirse, que en estos amplificadores la potencia sobre la carga est representada por dos
trminos: uno til (el valor eficaz de la corriente de seal), y otro que representa la potencia de
continua debido a la corriente de polarizacin:
Ps = Psca + Pscc
Siendo:
Psca : Potencia de seal en la c arg a
Psca = i
110621
2
cef
I C2
1
Rc =
Rc =
2
2
Vcc
2 R
1 VCC
Vcc 2
Rc =
R
=
= 25% PCC
C
2 4 RC2
8 Rc
Pgina 3 de 34
Teora

Pscc : Potencia de continua en la c arg a

2
Vcc2
VCC
R
=
= 50 % PCC
C
4 RC
4 Rc2
Vcc2
Vcc2
1 Vcc2
+ Pscc =
Rc +
=
2 4 Rc2
4 Rc2 2 Rc
Pscc = I C2 Rc =
Ps = Psca
Ps = Psca + Pscc =
1 1 3
+ = Pcc = 75% Pcc
4 2 4
3
P = 75% Pcc
4 cc
Esta es la expresin de la potencia media total en la carga (con seal amplificada o seal til).
1.3 Potencia disipada por el transistor PD:
PD = Pcc Ps = Pcc (Psca + Pscc )
Puede observarse que cuando no hay excitacin, la potencia disipada es mxima, puesto que la
potencia de seal en la carga es nula; es decir, como:
Pcc = cte. y Psca = 0
=>
Ps PD
Considerando que:
Psca = 25 % Pcc ; Pscc = 50 % Pcc

con seal :
sin seal :
PD = 25% Pcc
PD = 50% Pcc
Es decir, que la peor condicin de disipacin del transistor es sin seal. El transistor se enfra con
seal. El hecho de que disipe mayor potencia en ausencia de seal, marca un comportamiento
distintivo de este tipo de circuito.
1.4 Rendimiento de conversin del transistor:
1
Pcc
Psca
4
ct % =
100 =
100 = 50 %
1
PDmx
Pcc
2
ct = 50%
Notar que : este es el rendimiento mnimo de conversin del transistor, ya que se calcula con la
PD mx , es decir, sin seal. Cuando hay seal aplicada, la potencia disipada por el transistor es
menor, por lo tanto, su rendimiento resulta mayor.
1.5 Rendimiento de conversin del circuito:
1
Pcc
Psca
4
cc % =
100 =
= 25 %
Pcc
Pcc
110621
cc = 25%
Pgina 4 de 34
Teora

2. AMPLIFICADOR CLASE A CON ACOPLAMIENTO A TRANSFORMADOR.

La Figura N 2 representa un amplificador clase A, acoplado por transformador:
Vcc
Tr1
a = N1/N2
Rc
R1
Rg
Cg
T1
Vg
R2
RE
CE
Fig. N 2
Empezamos el anlisis considerando un caso ideal (transistor sin dispersin, y sin zona de
saturacin ni corte, Fig. 3).
Vcc
Tr1
ic
1/Rcc
Rc
a:1
T1
Ic
ve
VCE
1/Rca
vce
Vcc
Fig. 3 a
2 Vcc
Fig. 3 b
Considerando que la resistencia hmica del bobinado del transformador es prcticamente nula
(Rcc=0), por lo que puede considerarse que en el colector del transistor la Rc Rcc 0 => la
pendiente de la recta de carga esttica es de aproximadamente 90. Al no haber dispersin (hFE con
un valor fijo), el punto de polarizacin no va a cambiar (ser Q para cualquier transistor). Este
punto de polarizacin Q sera: VCE = Vcc = cte. Ic=cte.
Adems, al no haber zona de saturacin ni de corte, la excursin con seal podra ser de eje a eje,
por lo que:
^
Vca
= Vcc
^
I c a = Ic
110621
Pgina 5 de 34
Teora

Para este caso ideal, podemos escribir:

Pcc = Vcc Ic
^
Psca = Vef Ief =

PD = VCE
Vca Ica
2 2
Ic = Vcc Ic = Pcc
Vcc Icc
2
1
1
Vcc Icc = Pcc
2
2 2
( comoRc = 0 Pcc = PD )
=
Se definen dos rendimientos de conversin: uno para el circuito y otro para el transistor:
2.1 c : rendimiento de conversin del circuito
1
Pcc
Psca 2
1
c =
=
= = 50%
Pcc
Pcc
2
c = 50%
Este rendimiento del circuito del 50%, es considerado el mximo rendimiento terico, puesto
que surge de considerar condiciones ideales.
2.2 ct : rendimiento de conversin del transistor, dado por:
CT
1
Pcc
Psca
1
=
= 2
= = 50%
PD mx
Pcc
2
CT = 50%
Haciendo una comparacin con el amplificador clase A con acoplamiento directo (sin
transformador), para el cual el mximo rendimiento terico de conversin del circuito es del 25%,
vemos que en este caso, el hecho de separar la carga eliminando el pasaje de la corriente de
polarizacin a travs de la misma, determina un significativo aumento en el rendimiento,
sencillamente porque en la carga slo existe potencia de seal.
De todos modos, debemos recordar que este rendimiento del 50% del circuito es un valor mximo
terico, pues surge de considerar condiciones ideales.
2.3 Consideracin de condiciones reales.
Debido a la dispersin de parmetros que se verifica entre transistores de una misma familia, (por
ejemplo en el hFE ) y, atento a que en el clculo de una polarizacin normalmente se utiliza el hFE
tpico, cuando se implementa el circuito, es posible verificar una variacin de IC por la dispersin
antes mencionada (como el hFE del transistor ser distinto del tpico, pudiendo variar entre un hFE mn
y un hFE mx => para la misma IB se tendr una Ic que variar entre una Icmn y una Icmx). Para
acotar esta variacin de Ic por dispersin del hFE, ser necesario intercalar una resistencia RE en
emisor, esto se hace con el fin de introducir un camino de realimentacin negativa que, en conjunto
con la resistencia de Thevening de la malla de entrada (RT H), permitir acotar dicha variacin a un
IC determinado. De este modo, manteniendo el punto de polarizacin dentro de cierto rango, se
asegura que la excursin con seal no tenga distorsin ni por corte ni por saturacin, para cualquier
transistor de la familia.
110621
Pgina 6 de 34
Teora

Pero la mejora del punto de polarizacin trae aparejada una prdida de seal; por este motivo, a la
Re se la cortocircuita con un Ce. De este modo, como Ce es un circuito abierto para la polarizacin
=> Re slo dis ipar potencia de continua.
Asimismo, teniendo presente que existe una tensin de saturacin VCEsat y una corriente de corte
ICcorte no nulas, la excursin de seal debe limitarse, no puede ser de eje a eje. En estas condiciones,
no se podr alcanzar el mximo rendimiento de conversin del circuito, ya que de ninguna manera
la tensin pico de seal Vca puede ser igual a VCC , ni la corriente pico de seal ICA = IC .
ic
VCEsat
Fig. N 4
Ic
Icorte
vce
VCE
Resumiendo, en condiciones reales tenemos:

- dispersin del hFE
- colocacin de Re
- Vsat 0 e icorte 0 Vcapico Vcc e Ica pico Ic
- La excursin no puede ser de eje a eje y parte de la Pcc se perder en Re
=> cc < 50%.
2.4 Polarizacin del transistor con gran seal. Consideraciones de diseo.
A travs de lo expresado hasta ahora, se podra encontrar un camino, para resolver el problema
cuando es necesario introducir RE y tener en consideracin la Vcesat y la Iccorte. Para ello debemos
admitir que, en estas condiciones, es imposible obtener un rendimiento del circuito del 50%,
es decir: c < 50%.
De modo que, conocidas la potencia de salida Ps, y la fuente de alimentacin Vcc, y adoptando un
rendimiento de conversin del circuito c , surge el valor de IC .
Con respecto al transistor, puede lograrse que su rendimiento sea cercano al 50%. Gracias al
efecto del inductor (bobinado primario), se modifica la Vcc que se ve en la malla de salida; y, con
la relacin de transformacin primario-secundario se puede variar el valor de la Rc (Rc reflejada en
el primario), y modificar la pendiente de la recta de carga dinmica ( Figura N 7). Con lo que se
puede lograr:
Vca pico Vcc e Ica pico Ic

En condiciones reales, y recordando que la resistencia del primario es 0, el circuito
equivalente a la salida para la continua es:
110621
Pgina 7 de 34
Teora

Vcc
Ic
Vce
Re
Fig. N 5
En la malla de salida podemos plantear:
Vcc Ic Re + VCE
la recta de carga esttica es:
Ic =
Vcc VCE
Re Re
Vcc
Re VC E = 0
que corta al eje de corriente en:
Ic =
y corta al eje de tensin en:
VCE = Vcc I
y su pendiente es:
m1 = -1/Re = -1/Rcc
C =0
Para la seal, Ce cortocircuita a Re => slo queda Rc (Rc reflejada en el primario del
transformador). Pero, al variar la corriente de colector, la inductancia del primario se opondr al
cambio e inducir una tensin VIND para compensar (para tratar de mantener la corriente que le
circula). De modo que en el colector del transistor aparecer una tensin:
vCC = Vcc + VIND Vcc
Por lo tanto, el circuito equivalente para seal en la malla de salida es:
Vcc = V E + v ce + v ca
Vcc
V cc
Vcc = V E + v ce + Vca sen ( t )

^
R'c
icIc
v
ce
Vce
Ve
VE
vca
v ce = Vcc VE V ca sen ( t )
ic 0 sen ( t ) = 1
v ce = v ce = Vcc V E + Vca
llamamos :
v ce = V cc
Notar que a medida que el punto de funcionamiento del transistor se mueva sobre la recta dinmica,
hacia el extremo de corriente casi nula (corriente disminuyendo), en el bobinado primario del
transformador se inducir una tensin cuya polaridad tratar de mantener la corriente de colector,
110621
Pgina 8 de 34
Teora

tratar de evitar que disminuya. Esto har que la tensin vce vaya aumentando hasta llegar al valor
mximo Vcc = Vcc VE + V^ca.
Por lo tanto, este punto (ic = 0; vce = Vcc) es un extremo de la recta de carga dinmica (eje de
abscisas). El otro extremo (eje de ordenadas), est dado por:
ica =
vca Vcc V E
=
Rc
Rc
vce 0
Notar que : si medimos la tensin de emisor respecto de tierra con un voltmetro de cc, ser 0
ic
Vcc/Re
m1 = -1/Re
Vcc V E
Rc
Q2 (hFE mx)
Q1 (hFE mn )
m2 = -1/Rc
Ic mx
Ic mn
Ica pico
Ic corte
Vca pico
Vcc
Ve
Vcc1
Vcc2
Vce
Vca pico
Vce sat
Figura N 7: Polarizacin con gran seal

Debemos polarizar el transistor, admitiendo que existir una variacin de la corriente de
polarizacin IC (por la dispersin del hFE). Asimismo, como el nivel de la seal es del orden de la
polarizacin, se deber asegurar que no exista distorsin ni por saturacin ni por corte.
110621
Pgina 9 de 34
Teora

Si se trabaja con un transistor que tiene hFE = hFE mn , la corriente del punto de polarizacin ser el
del punto (Q 1 ) de la Fig. 7, en el que: Ic = IC mn , .
Luego, para no excursionar hasta el corte, y despreciando la corriente de corte:
Ica pico = (I C min I C corte ) Ic mn

Por lo que, para no tener distorsin por corte, a lo sumo se podr tener:
^
V ca = I ca Rc ' Icmn Rc'

A su vez, si nos toca un transistor que tiene hFE = hFE mx, y Ic = ICmax , el punto de polarizacin
ser el Q2 , en Fig.7. Debemos garantizar que con:
^
i C = I ca + Ic
no lleguemos a la saturacin; a lo sumo:
^
Vcc = V E + vCEsat + V ca = Ic mx Re+ vCEsat + I ca Rc'

En esta ecuacin se garantiza que si no se supera la mxima corriente de colector, no habr
distorsin por saturacin. Y se introduce, a su vez, la mxima excursin de seal en tensin
que verifica que no existir recorte por corte (Vcapico = Ica pico Rc).
Pero tenemos dos incgnitas: Icmx y Re , por lo que resulta necesario adoptar alguna de ellas.
Tenemos dos posibilidades:
Se puede adoptar un rango de variacin de la corriente de polarizacin: conociendo IC mn y

adoptando un IC mx (siguiendo algn criterio adecuado), queda definida la Ic mx y se puede
calcular la Re: Ic = Icmx - Icmn
Otra posibilidad es adoptar una cada de tensin VE , por ejemplo como un porcentaje de la Vcc .
Con esto se obtiene una Re y, a partir de ella, se calcula la Icmx.
Con esto tendramos los datos del transformador y el valor de Re. Falta calcular la red de
polarizacin de entrada: Ra y Rb. Para ello, en la malla de entrada:
Rth
+
Vth
110621
Ib
+
Vbe
+
Ic
Re
Pgina 10 de 34
Teora

Vth = I B Rth + V BE + I E Re
Ic
Vth
Rth + VBE + I C Re
hFE
h = hFE Ic = Ic
para FE
hFE = h FE Ic = Ic
Ic
Vth = h Rth + VBE + Ic Re
FE
Ic
Vth =
Rth + V BE + Ic Re
hFE
[1]
[2]
Obtuvimos 2 ecuaciones con 2 incgnitas. Igualando [1] y [2]:

Ic
Ic
Rth + V BE + Ic Re =
Rth + VBE + Ic Re
hFE
h FE
Ic
Ic
= Re (Ic Ic )
Rth
h
h
FE
FE
(Ic Ic )
(Ic Ic )
Rth = Re
= Re
Ic
Ic
Ic
Ic
FE h FE
FE hFE
Notar que : el trmino (Ic mx Ic mn ) del numerador de Rth, representa la variacin de Ic por
dispersin del hFE . Por lo que si dicha dispersin fuese nula, la Ic sera constante.
Adems, Rth debe ser menor o igual que el valor calculado, de otro modo, sera Ic > Icmx y,
en tal caso, tendramos distorsin por saturacin.
Con el valor de Rth, reemplazamos en [1] en [2] y obtenemos Vth. A su vez:
Ra Rb
Ra + Rb
Ra
Rth
Vth =
Vcc =
Vcc
Ra + Rb
Rb
Rth = Ra // Rb =
[3]
[4]
Finalmente, de este nuevo sistema de dos ecuaciones con dos incgnitas (Ra y Rb), obtenemos la
red de polarizacin de entrada.
110621
Pgina 11 de 34
Teora

3. AMPLIFICADOR DE POTENCIA CON PAR COMPLEMENTARIO Caso 1

Vcc
RC
T1
Re
Vp
RA
Re
RL
T2
T3
Vg
RB
Para el anlisis de esta configuracin

determinaremos, como primer paso,
el pico de tensin que garantice la
potencia requerida; adems a partir
del hecho de que la etapa de salida
est conectada como seguidor por
emisor (colector comn) y, por ende,
la ganancia de tensin es igual a la
unidad, se infiere entonces que el
pico de seal en la carga, es igual en
amplitud y fase al de la entrada (base
de T1-2 , colector de T3 ).
RE
-Vcc
Ps =
Vs Is
2
^ 2
Vs Is Vs
=
2
2 Rc
Vs = 2 RL Ps
(1)
La ganancia de tensin del amplificador, la provee la etapa excitadora (que contiene como
elemento activo al T3 ), cuyo esquema se muestra en la siguiente figura, considerando que :
T3
ic
is
RC
RL
RE
Vs = Vca
Vca
R'L = hFE RL (resistencia reflejada).

RC (resistencia de polarizacin).
RE (resistencia para estabilizacin de polarizacin y
ganancia).
Rca
110621
Pgina 12 de 34
Teora

Puede demostrarse que la ganancia de tensin es:

iC
Av =
R ca
RE
(2 )
1/Rca
Definimos:
Ic mx
1/Rcc
Ic mn
Rca = RC // R' L
Rcc = RC + RE
v CE
V^ca
Cuando la etapa de potencia est compuesta por un par DArlington, como en este caso, la R' L
puede ser mayor que la Rc, o del mismo orden. La corriente de seal (is ), resultar menor que la ic
que circular sobre Rc, lo que representa una prdida de seal, algo no deseable, puesto que no
se verifica en la salida representada por R' L.
Lo conveniente ser que RC >> R' L , pero esto es contraproducente desde el punto de vista de la
disipacin de los transistores de salida, puesto que para polarizar la etapa excitadora, puede ser
necesario contar con una tensin de alimentacin excesivamente grande. Observando el siguiente
circuito:
Vcc
Rc
Vbe1,2
RE
Vs = 0
-Vcc
Sin seal se cumple:

VCC = I CO 3 R C + VBE1
(3)
Luego aumentar RC automticamente incrementa VCC.

Por todo lo expresado, una manera de resolver el problema es a travs de un mtodo iterativo, es
decir, ir probando con distintas relaciones de RC y R'L y quedarnos con aquella que creamos ms
adecuada.
110621
Pgina 13 de 34
Teora

Una vez elegida la Rc, queda definida la Rca:

Rca = Rc // RL
Para que no haya distorsin por corte, los transistores deben trabajar siempre en zona activa. T1 y
T2 tienen la Vp para evitar esto debemos hacer que T3 no se corte, por lo que debe ser:
^
Ico 3 > ca
Vca
=
Rca
Y, teniendo presente la polarizacin con gran seal, escribimos que la mnima Ico3 ser:
^
Ico 3 = ca
Vca
=
Rca
Lo correcto ser polarizar en un punto con Ico3 > Ico3

Por otro lado, para que los transistores no saturen, deben ser:
^
T1, 2 Vce1, 2 = Vcc Vs > Vce sat

^
T 3 Vce3 > Vca + Vce sat3

El paso siguiente ser determinar un valor adecuado para RE. Este componente cumple dos
funciones importantes, como ya se ha expresado. Una de ellas es la de proveer una ganancia de
tensin estable, frente a variaciones de hfe. Luego, un criterio para adoptar un valor sera el fijar un
valor de ganancia de tensin que asegure un nivel de seal de excitacin acorde para una etapa preamplificadora.
Surge como conclusin que la resistencia Rc debe estar inevitablemente en el circuito, puesto que es
la que da la polarizacin de la etapa excitadora. Pero, a su vez, acarrea como perjuicio la prdida de
seal que se produce en ella.
Adems, si el valor de Vcc resulta elevado frente a la Vcapico necesaria para lograr la potencia
requerida en la carga, los transistores T1 y T2 soportarn una VCE muy grande y, por consiguiente,
una prdida de potencia por disipacin muy importante.
Una posible solucin para este problema sera implementar un dispositivo que permita suplantar la
resistencia Rc, polarizando al transistor T3 , pero que al mismo tiempo se comporte como un
circuito abierto para la seal (Rc ). Tal dispositivo se debe comportar como un generador de
corriente constante, que entregue la necesaria para polarizar T3 y que, debido a su altsima
impedancia dinmica, no produzca prdida de seal. Esta opcin resulta ser una manera eficiente de
resolver este inconveniente que nos presenta la etapa excitadora.
110621
Pgina 14 de 34
Teora

4. AMPLIFICADOR DE POTENCIA CON PAR COMPLEMENTARIO Caso 2

El siguiente circuito representa una etapa de salida par complementario, en la que la resistencia de
polarizacin de colector de R3 ha sido reemplazada por un generador de corriente:
+Vcc
D1
R5
D2
Q4
R4
Q1
D3
R1
0.47O
D4
R3
0.47O
R2
4O
Vs
Q2
Q3
vg
R6
-Vcc
En la resolucin de este circuito, al igual que en los casos anteriores, se debe garantizar la potencia
de salida requerida y que no exista distorsin por corte o por saturacin. Para ello, es necesario que:
1.
el amplificador de tensin T3 no se corte Ico3 = Ica pico
2.
el generador de corriente T4 no se sature VCE4 = (Vca pico + VCE sat )
3.
el amplificador de tensin T3 no se sature VCE3 = (Vca pico + VCE sat )
4.
los transistores de salida T1,2 no saturen VCE1,2 = Vcc + vs pico
110621
Pgina 15 de 34
Teora

4.1 Potencia requerida

La potencia requerida est dada por:
Ps =
v 2s
2 RL
Vs = 2 Ps R L
Vs
s =
RL
B =
s
h FE
La resistencia de carga dinmica del transistor T3, estar compuesta por la del generador de
corriente, en paralelo con la resistencia reflejada de la carga RL. De modo que el circuito
equivalente para seal es:
iC1
Q3
Por el momento, podemos admitir que la resistencia

dinmica del generador es muy grande (se ver en el
Problema 5), y que:
Si Rc 8 T3 ve como carga slo la RL
=>
R L = R L hFE = 4000
R6
RL
Adems, si se supone que:
c3 b 1 , 2
=> Ico3 = b 1 , 2
4.2 Generador de corriente y determinacin de Vcc
IE4 =
V5
V 5 2 VD VBE
Ico3 R 5 =
R5
IE4
I CO 3
R5
2 Vd
VEB
Por otro lado:
Vcc 2 V D
R4 =
ID
IE4
T4
R4
V5
VCE4
ICO3
T1
En esta ecuacin tenemos dos incgnitas: Vcc e ID. Para

determinar Vcc debemos tener presente que es necesario
que T4 no se sature.
VB
RL
110621
Pgina 16 de 34
Teora

Sin seal, se pueden despreciar las cadas de tensin en la R de 0,47O y en la RL, por lo que el
emisor de T1 queda a tierra. En tal caso:
VB1 VBE1
Tambin:
=>
Vcc = VB1 + VCE4 + VR5
VCE4 = vca pico+ VCE4 sat
Para la determinacin de R4 falta conocer ID, es necesario adoptar algn criterio. Por ejemplo,
teniendo en cuenta la disipacin de la resistencia. Si R4 es de W, y su cada es:
VR4 = Vcc 2 VD
La corriente mxima que podra circular por R4 sera:
IDmx = 0,25 W / VR4
Debemos elegir ID < IDmx . De este modo:
R4 =
Vcc 2 VD
ID
Adoptando este valor de R4 , aseguramos una corriente que polariza a los diodos por encima del
codo, y que la potencia que disipe esta resistencia estar por debajo de los 250 mW que admite
como mximo.
Vcc
4.3 Anlisis esttico de la etapa de T3
Vcc V5 VCE4 2 VD VCE3 VR6 + Vcc = 0

VCE3 = 2 Vcc (V5 + VCE4 +2 VD + VR6)
V5
Siendo:
VCE4
VCE4 = Vcc VB1 VR5

2 VD
y a VR6 la podemos calcular adoptando un valor para R6 .

Para que no sature, debe ser:
VCE3
VCE3 = v`ca + Vce sat
VR6
Finalmente, la ganancia de tensin ser:
- Vcc
Av 3 =
Rca Vca PICO

=
^
RE
Vg
4.4 Saturacin de T1,2

Para que no se produzca distorsin por saturacin, tambin debe contemplarse que :
VCE1,2 = Vcc Vca pico > Vce sat1,2
110621
Pgina 17 de 34
Teora

4.5 Comparacin con el circuito de polarizacin con resistencia de colector

Al realizar clculos en los problemas 3 y 4 de la prctica, veremos que al reemplazar la Rc del
amplificador de tensin por un generador de corriente, logramos mejorar el rendimiento del
circuito, ya que para la misma potencia de salida usamos una Vcc menor.
Con la utilizacin del generador de corriente, no slo se estabiliza el punto de polarizacin de
T3 frente a variaciones de hFE,, sino que la fuente de alimentacin Vcc se reduce, y esto
tambin reduce la VCE1,2 .
Pero cabe destacar que hasta ahora, hemos supuesto que el circuito se comporta de modo simtrico
en su etapa de salida, de modo que todo el tiempo supusimos que el punto medio, en el que est
acoplada la carga, est a 0 V. Esto es deseable para que al parlante no vaya ninguna componente de
continua, pues producira una innecesaria disipacin de energa y la posible saturacin de T1, o de
T2, en los picos de seal. Pero, ya que siempre hay asimetras (por lo que el potencial de dicho
punto vara ), debemos adoptar alguna solucin para corregir este problema.
Por otra parte, la variacin de hFE variar la resistencia reflejada y la ganancia de tensin:
RL = Rca = hFE RL
Av=Rca / RE = hFE RL / RE
Si el hFE de los transistores de salida aumentara, aumentaran tambin la resistencia dinmica y la
ganancia. En estas condiciones, si no se modificara la excitacin, la consecuencia sera que la salida
tendra distorsin.
En tal caso, la solucin ser implementar un circuito con ganancia constante. Es decir, que resulta
necesario recurrir a la realimentacin negativa para compensar las variaciones del hFE y del punto
de polarizacin esttico del circuito.
Una posible alternativa sera la mostrada en el esquema siguiente, en el que la ganancia de tensin
es independiente de hFE y est dada por:
+ Vcc
Ve
R
Av = 1 + 1 cte.
R2
+
_
Vs
R1
R2
110621
- Vcc
Pgina 18 de 34
Teora

5. AMPLIFICADOR DE AUDIOFRECUENCIA CON PAR COMPLEMENTARIO Caso 3
(Se recomienda la lectura de la Nota de Aplicacin AN-483B de Motorola: Amplificadores de

audio con transistores DArlington complementarios de salida)
+VCC
470nF
R6
10
R5R5
560
680
T3
2A257
47pF
T6
TIP120
R7
2K2
0,39 ohm
P1
2K2
T4
2A237
T1
2A237
10uF
A
Ve
R8
2K2
T2
2A237
R11
10K
R2
1K2
R1
10K
R3
4,7K
R4
1,5K
R9
15K
T5
2A237
D1
C1
47uF
Z1
10V
D2
R10
120
0,39 ohm
Rcarga
4 ohm
T7
TIP126
470nF
-VCC
5.1 Diagrama en bloques

En este amplificador vemos que la configuracin de salida es par complementario (con transistores
DArlington), la salida tpica de una etapa de audio. Y la carga es Rc = 4 , que puede ser, por
ejemplo, un parlante. Este es, entonces, el circuito de un amplificador de potencia para el rango de
las audiofrecuencias (gran seal).
110621
Pgina 19 de 34
Teora

Para un mejor anlisis, se podra esquematizar por medio del diagrama en bloques que se muestra
en la Figura N 8:
Amplificador
diferencial y
etapa emisor
comn
T5: Polarizacin
del amplific T3
T4: Pre-pol. de
transistores de
salida T1 y T2
(T1, T2 y T3)
Etapa de
salida: par
complementa
rio clase AB
(T6 y T7)
Rc
Ve
Figura N 8
Dado que la etapa de salida est en configuracin seguidor por emisor, es un amplificador de
corriente, y tiene una ganancia de tensin unitaria (Av 1) => es necesario que la etapa anterior
amplifique tensin el par diferencial (T1 y T2), junto con T3 (amplificador clase A) son los que
proveen la ganancia de tensin del circuito (Av).
A su vez, T4 funciona como generador de tensin constante para la pre-polarizacin de los
transistores de salida T6 y T7 . T5 conforma un generador de corriente para polarizar a T3 (Ic3
constante). Cada una de estas dos etapas puede ser reemplazada por su resistencia dinmica, las que
actuarn como resistencia de colector de T3 junto con la resistencia de carga reflejada a la entrada
de la etapa de salida.
En la etapa de salida, el punto F est prcticamente a tierra, ya que Rc = 4 O; y esto se prefiere as
porque:
Es conveniente que la Icc que circule por Rc sea casi nula, ya que la carga es un parlante y la
continua molesta y es potencia que se pierde.
Estando el punto F a tierra, permite una excursin simtrica entre las dos fuentes (Vcc).
Que el punto F est a tierra hace que, para la continua, la base de T2 tenga 10 kO a tierra, igual
que la base de T1 , ya que para la polarizacin el capacitor C1 es un circuito abierto => la 2 =1k2O
no acta. Es decir, que la entrada es simtrica para la continua.
La tecnologa actual permite reemplazar la etapa diferencial de entrada y la de polarizacin, por un
amplificador operacional, y quedara un esquema equivalente como el siguiente (Fig. 9):
110621
Pgina 20 de 34
Teora

R11
10K
+Vcc
T6
R2
1K2
A
Rc
T7
Ve
-Vcc
Figura N 9
En la Figura N 10 vemos el circuito del bloque 1: amplificador diferencial de entrada y el
amplificador de tensin T3 , con su resistencia dinmica de carga Rd.
+Vcc
R6
10
R5
560
T3
2A257
Rd
T2
2A237
T1
2A237
Ve
R11
10K
-Vcc
Rcarga
4 ohm
R2
1K2
R1
10K
V3 = a1 V5
Vs
R3
4,7K
-Vcc
Figura N 10
R7
2K2
La Figura N 11 muestra el generador de tensin (formado por

T4 ), cuya funcin es la de pre-polarizar a los transistores de
salida. En esta figura se incluye el smbolo del generador de
corriente (circuito de T5 ), que polariza al amplificador de
tensin (T3 ).
P1
2K2
Vcd
R8
2K2
Figura N 11
110621
T4
2A237
Pgina 21 de 34
Teora

5.2 Determinacin del tipo y la topologa de realimentacin.

Este circuito est realimentado en continua y en alterna. En la base de T2 , la R2 = 1,2 kO y la R11 =
10 kO son la red de realimentacin para la alterna, pues C1 pone R2 a tierra.
Para la continua, C1 est abierto => slo queda la R11 = 10 kO entre la base de T2 y tierra (a travs
de la Rc = 4 O, que es despreciable frente a 10k) para continua, la realimentacin es del 100% (
= 1).
Anlisis del tipo de realimentacin:
Debemos analizar el circuito incrementalmente. Para la determinacin del tipo de realimentacin
produciremos una perturbacin y observaremos cmo responde el circuito; de tal forma que si se
opone a la perturbacin, la realimentacin ser negativa.
Supondremos un escaln de tensin positivo en una de las entradas, la base de T1 . Esto producir un
aumento de la corriente de colector de T1 (ic1 ). Asimismo, esto se condice con una disminucin del
potencial de colector de T1 respecto a tierra (T1 invierte). Este escaln negativo en el colector de
T1 , se introduce en la base de T3 y generar una escaln positivo en el colector de T3 (T3 invierte
nuevamente). Este escaln positivo va a la base de T6 ; pero T6 y T7 son seguidores por emisor =>
no invierten en el punto F tendremos un escaln positivo. A su vez, en F est la base de T2 ; si
esta base sube, Ic2 sube Ic1 baja, pues Ic1 +Ic2 = cte. De este modo se corrige el efecto que
produjo la subida de la entrada => puede decirse que la realimentacin es negativa.
Topologa:
El diagrama en bloques del amplificador completo puede representarse:
Ie
Rc
Vs
Vg
R11
R2
Figura N 12
Muestreo de tensin (nodo comn, conexin a la salida)
Comparacin de tensin ( malla comn, conexin serie en la entrada)
Variable independiente de entrada
Variable independiente de salida
110621
corriente
tensin
Pgina 22 de 34
Teora

se utilizarn parmetros hbridos para el anlisis:
v e = h 11 i e + h 12 vs
i s = h 21 i e + h 22 vs
y supondremos que los bloques son unidireccionales, es decir, que el bloque a slo conduce desde
la entrada hacia la salida, y el bloque slo conduce desde la salida hacia la entrada. De modo que
consideramos : h 1 2 a = h 21 = 0
Para el bloque :
h11 =
ve
ie
=
v s= 0
R11R2
h12 =
R11 + R2
ve
vs
=
ie =0
R2
=
R11 + R2
h 22 =
is
vs
=
ve
1
R11 + R2
El circuito incremental realimentado para determinar la ganancia a lazo abierto del bloque a
cargado, queda:
ib
hia
hoa
hi
Vg
ho
ho
Vs
hfe
hfe ie
ib
hi
Figura N 13
hia = hie
hi = hie + h11
hi = h11
ib =
vs =
vg
hi
vg
hie + h11
h fe ib
hoa + ho
h fe ib
ho
h fe
vg
ho
hie + h11
av =
h fe
vs
=
vg
ho hi
La ganancia realimentada ser:
Av =
vs
av
=
vg 1 + a v
Recordar que :
Si: av >> 1 => Av 1 / la ganancia de todo el amplificador slo
depender del valor de 2 resistencias, ser independiente del resto.
110621
Pgina 23 de 34
Teora

5.3 Determinacin de la ganancia de tensin

Para determinar la ganancia realimentada de tensin Av, debemos comenzar por calcular la
ganancia a v a lazo abierto y, por lo tanto, la ganancia de lazo abierto de cada etapa.
Interesa conocer la ganancia a lazo abierto total del circuito (a v ), para ver si se cumple que:
a v >> 1
Considerando:
av = a 1 a 2 a 3
- a1 : ganancia de lazo abierto de la etapa del par diferencial
- a2 : ganancia de lazo abierto de la etapa amplificadora T3
- a3 : ganancia de lazo abierto de la etapa de salida
- Para el par diferencial ser:
a1 = g m1 R5
Ic
g m1 =
VT
necesitamos conocer Ic, para calcular gm y a1 .
El circuito para la polarizacin es:
T1
2A237
T2
2A237
R11
10K
R1
10K
IE
R4
1,5K
R3
4,7K
ITI4
VF=-10V
-Vz = -10V
Vcc
-Vcc = -15V
Figura N 14
Para el clculo de la corriente de polarizacin de T1 de T2, hacemos las siguientes suposiciones:
a) que el zener est polarizado correctamente (Iz = 1 mA)
b) que los hFE de T1 y de T2 son grandes => las IB son despreciables => las bases estn a
tierra a travs de las resistencias de 10 kO (despreciando la Rc = 4 O)
c) que los transistores del par diferencial son apareados => sus Ic son iguales
110621
Pgina 24 de 34
Teora

- ganancia de lazo abierto de la etapa amplificadora T3

La ganancia de la etapa T3 ser la que surja de resolver el siguiente circuito:
RE =
a2 =
T3
Rcolector3
Remisor3
rd = r4 + r5
rd: resistencia dinmica del colector de T3
r4 : resistencia dinmica del circuito de T4
r5 : resistencia dinmica del circuito de T5
r4
r5
Figura N 15
Tal vez se pueda ver ms claramente en el siguiente circuito equivalente para seal:
vs = h fe ib Rd
T3
rd
Ve
Vs
R6
vs =
; ib =
h fe v e
hie + h fe R6
a2 =
ve
hie + h fe R 6
Rd
h fe
hie + h fe R6
Rd
Rd
R6
Figura N 16
Observando la expresin de la ganancia de la etapa T3 , ser necesario conocer la resistencia
dinmica rd que es la que ve T3 desde su colector hasta tierra. Es la que corresponde a las etapas de
T4 (circuito de pre-polarizacin) y de T5 (generador de corriente constante).
Resistencia dinmica del generador de corriente constante:
Deseamos calcular la resistencia dinmica de salida de esta etapa, es decir, la que se ve desde el
colector de T5 hasta tierra. Analizaremos un circuito incremental, en el que la batera Vcc es un
cortocircuito y los diodos podran reemplazarse por sus resistencias internas, pero resulta rd<<hie 5 ,
de modo que podemos considerar que la base de T5 est a tierra (incrementalmente). El circuito
equivalente queda:
110621
Pgina 25 de 34
Teora

Is
r0 =
ho
hfeib
vs = (is hfe ib )
1
+ is (Re// hie )
ho
hfe
1
vs = is + (Re// hie ) ib
ho
ho
( hie // Re )
Re
ib = is
= is
hie
Re + hie
hfe Re
1
vs = is + ( Re// hie ) is
ho Re + hie
ho
Vs
gmV1
ib
V1
hie
vs
is
R10 V10
Figura N 17
vs 1
hfe Re hie
=
+ (Re// hie ) +
is ho
ho Re + hie hie
1
1
hfe
rs =
+ (Re// hie ) +
(1
Re//
hie
)
424
3 hie
ho44244
{
1
3 ho
Re
rs =
rs
gm
1
ho
1
1
1
+ Re gm =
(1 + Re gm )
ho ho
ho
Es necesario conocer la IC para calcular gm, por lo tanto resolvemos el siguiente circuito:
R9
15K
T5
2A237
VBE
D1
R10
120
D2
VE
-Vcc
Figura N 18
Esta rs5 est en paralelo con la Ri de T7 (que es un DArlington), es decir con la Rc reflejada hacia
el base de T7
Resistencia dinmica del circuito de pre -polarizacin de los transistores de salida
Como hemos dicho en prrafos anteriores, este circuito sirve para pre-polarizar a los transistores de
salida, y tambin puede compensar las variaciones por temperatura que puedan tener VBE 6 y VBE 7.
110621
Pgina 26 de 34
Teora

Ip
R7
2K2
I
P1
2K2
T4
2A237
R8
2K2
Vcd
VBE
Figura N 19
Para la resolucin, hacemos la siguiente suposicin; IC5 >> Ip >> IB4 y podemos escribir:
Ip =
V BE 4
R8
VCD = VCE 4 = Ip (R8 + R7 + P1 ) =
V BE4
(R8 + R7 + P1 )
R8
La expresin anterior muestra que la tensin de polarizacin VCD que pre-polariza a los transistores
de salida, es dependiente de la VBE4. De esta manera, se ajusta convenientemente el valor de VCD
que logre eliminar la distorsin por cruce por cero y asegurar un comportamiento lineal del circuito
(ya que los transistores de salida trabajan casi en clase B). A este circuito se lo denomina
multiplicador de VBE.
Como la variacin con la temperatura es igual para los transistores del par de salida y de VCD
(ambos dependientes de las tensiones de base emisor), se logra adems una compensacin por
temperatura (para esto, deberan montarse T4 , T6 y T7 sobre el mismo disipador).
Para que VCD sea constante, es necesario que Ic4 sea constante, tambin por este motivo es
importante el generador de corriente (T5 ).
Adems, si la temperatura aumenta, la curva IB vs. VBE del diodo de base-emisor del transistor T4 se
corre hacia la izquierda, pasando a un punto de trabajo de menor VBE y mayor I B (de IB 1 a I B 2). Por
el mismo efecto de la temperatura, las tensiones VBE6 y VBE7 tambin tendern a bajar, pero si T4
tiene corriente constante => VCE4 = VCD = cte. De modo que T4 corregir las variaciones por
temperatura de VBE de T6 y T7 .
IB
IB
m=1/
R
RTH
VBE
VTH
IB 2
IB 1
VBE
Figura N 20
110621
Pgina 27 de 34
Teora

Para calcular la resistencia dinmica de la etapa de T4, analizamos el siguiente circuito incremental:
IpI7
R7 = R7 + P1
C4
Is
R7
B4
IbIe
gmV1
hie
R8
hFE ie Ib
Hfe
ho
Vs
Figura N 21
vs
is
rs 4 =
i p << h fe ib
si :
is h fe ib
vs
ve =
( R8 // hie )
(R8 // hie ) + R7
h fe
v
vs
i s h fe e =
(R8 // hie )
hie hie (R8 // hie ) + R7
ib =
ve
hie
rs 4 =
vs
h (R // h ) + R7
= ie 8 ie
is
h fe (R8 // hie )
Volviendo al circuito de T3 (Figura N 15), la resistencia dinmica total que ve el colector de T3

ser la suma de las resistencias dinmicas de las etapas T4 y T5 , es decir:
Rd = r4 + r5
Recordando que:
a2 =
Rcolector3
Remisor3
Segn expresamos ms arriba, la ganancia del par diferencial era:
a1 = g m1 R5 = 27,2
Recordando que la etapa de salida tiene:
a3 = 1
=> la ganancia de lazo abierto de todo el circuito es:
a v = a1 a 2 a 3
h12 = =
ve
vs
=
ie =0
R2
R11 + R2
De modo que con esto estaramos en condiciones de calcular la ganancia de lazo abierto y, por
ende, la ganancia de tensin de lazo cerrado.
110621
Pgina 28 de 34
Teora

5.4 Clculo de la mxima potencia de salida (Ps mx ), de la mxima potencia disipada (PD mx )
y del pico de tensin de la seal de entrada, para obtener la potencia de salida requerida.
(Ver Electrnica Integrada, Millman & Halkias, pg. 677)
^
Vca Ica Vca 2

Ps = Vef Ief =
=
2
2 RL
La potencia suministrada a la carga es:
2 Vca
Pcc = Vcc Icc = Vcc
RL
La potencia de entrada al circuito de colector es:
La potencia disipada en los colectores de ambos transistores es:

^
2 Vcc Vca Vca 2

PD = Pcc Ps =
RL 2 RL
Notar que: sin seal los transistores no disipan potencia, se enfran

V^ca = 0
=>
PD = 0
Para ver cunto vale la V^ca que hace mxima la potencia disipada por los transistores de salida,
hacemos la derivada:
^
PD
2 Vcc Vca
=
=0
^
R
R
L
L
Vca
Vca =
2 Vcc
Este es el valor pico de seal que ha ce mxima la potencia disipada en los transistores de salida. Y
dicha potencia vale:
PD mx =
2 Vcc 2 Vcc 1
4 Vcc 2 2 Vcc 2
= 2
R L 2 2 RL
RL
PD mx =
2 Vcc 2
2 RL
Suponiendo que VCE sat fuera despreciable frente a Vcc, en condiciones prcticamente ideales, la
mxima excursin de seal sera:
V^ca = Vcc => la mxima potencia de salida sera:
^
Vca
Vcc 2
Ps mx =
=
2 RL 2 RL
De modo que la mxima potencia disipada por ambos transistores tambin puede expresarse como:
PD mx =
4
Ps mx 0,4 Ps mx
2
Por lo que cada transistor disipara:

PD mx
110621
por Tr
= 0,2 Ps mx = 0,2
Vcc 2
2 RL
Pgina 29 de 34
Teora

6. RGIMEN TRMICO EN TRANSISTORES DE POTENCIA

Un transistor se calienta por la potencia elctrica que disipa. Por lo tanto, el fabricante da un
rgimen mximo de potencia para asegurar que la temperatura en todas las partes del transistor se
mantenga por debajo de un valor que produzca cambios perjudiciales en el dispositivo. Este
rgimen se da con respecto a la temperatura de carcaza para los transistores que se montan sobre
disipadores, o con respecto a la temperatura ambiente, para los que trabajan sin disipador.
Pulsos de potencia muy breves no calientan al transistor hasta la temperatura que se alcanzara si
ese nivel de potencia continuara indefinidamente. Los regmenes de potencia mxima tienen en
cuenta este factor y admiten la disipacin de potencias mayores para pulsos muy breves. El rgimen
de potencia de un transistor se puede indicar fcilmente mediante una curva limitadora que muestra
un rgimen de funcionamiento seguro con potencia pico (SOAR: Safe Operating Area). Las
condiciones de funcionamiento pueden ser: estado constante, transitorio repetitivo y no repetitivo.
6.1 Funcionamiento en estado constante
La mxima capacidad de disipacin de un transistor, en condiciones de estado constante, depende:
de la suma de las resistencias trmicas en serie desde la juntura del transistor hasta el exterior, de la
mxima temperatura de juntura Tjmx y de la temperatura ambiente Tamb a la cual funciona el
transistor.
La suma de las resistencias trmicas en serie se determina por la sig. relacin:
J A = J C + C D + D A
El valor de la resistencia trmica juntura-carcaza lo especifica el fabricante. La mxima temperatura
de juntura en transistores de silicio vara entre 150 y 200 C. Para no superarla, la potencia que
puede disipar el transistor en estado constante se calcula con la siguiente expresin:
Tjmx Tamb
PD =
J A
El fabricante, en la Hoja de Datos del transistor, nos da informacin en tablas y en grficos. Por
ejemplo, para un TIP 41 42, en la Tabla de Valores Mximos, puede especificar:
- Total power dissipation = 65W @ Tc = 25 C (para funcionamiento con disipador)
- Total power dissipation = 2 W @ TA = 25 C (para funcionamiento sin disipador)
El grfico de potencia disipada en funcin de la temperatura puede ser como el siguiente:
110621
Pgina 30 de 34
Teora

Este grfico brinda una informacin ms completa, pues nos est indicando la mxima potencia
disipada, funcionando con o sin disipador, para todos los valores posibles de temperatura de
carcaza. De modo que si la Tc es superior a 25C, la potencia disipada mxima ser inferior a la
dada en la tabla de Valores Mximos, y aparece el factor de reduccin por temperatura o FRT, cuya
expresin es la siguiente:
FRT = 1
Tc 25 C
Tjmx 25 C
Para temperaturas inferiores a 25C, la potencia disipada por el transistor ser la mxima
especificada en las ordenadas (PDmx ). En las abscisas se representan Tc, cuando el transistor est
montado sobre un disipador, y TA, considerando el transistor sin disipador.
Adems, del mismo grfico se obtiene la temperatura de juntura mxima. En este ejemplo Tjmx =
150C, que corresponde a PDmx = 0. Esto es razonable, dado que si el transistor se encontrara a esa
temperatura de carcaza, la potencia que podra disipar en esas condiciones sera nula.
De modo que la mxima potencia que puede disipar el transistor en rgimen constante, para
cualquier temperatura de carcaza, est dada por:
PDmx
Tc
= FRT PDmx
Tc = 25 C
6.2 Funcionamiento con un solo pulso

Cuando el transistor es operado en rgimen de un solo pulso de potencia, la disipacin mxima
permitida durante este perodo es considerablemente mayor que en estado constante. Para
determinar la potencia disipada en estas condiciones se debe conocer la resistencia trmica
transitoria. Si la capacitancia trmica del disipador sobre el que est montado el transistor es
grande, admitiremos que su temperatura no vara durante la duracin del pulso, por consiguiente, la
temperatura de carcaza Tc es esencialmente igual a la temperatura ambiente Tamb.
Este modo de operacin est especificado en las hojas de datos de los transistores de potencia en un
grfico. Por ejemplo, siguiendo con el TIP 41, se tiene el siguiente:
[Notar que las hiprbolas de disipacin mxima (primera y segunda ruptura) se convierten en
rectas al pasar a escala logartmica los ejes del grfico]
110621
Pgina 31 de 34
Teora

Este grfico permite obtener los valores de corrientes y potencias instantneas que admite el
transistor en rgimen pulsado no repetitivo, y si se comparan los valores de corriente para los pulsos
de duracin indicada (5ms, 1ms 0,5 ms), con el de rgimen constante (trazo inferior), se podr
obtener un factor multiplicador M como relacin de corrientes para una tensin dada. Dicho factor
se obtiene como el cociente de la corriente instantnea del correspondiente pulso y la corriente de
estado constante, ambas para una determinada tensin VCE.
Por ejemplo, si VCE = 60 V, del grfico anterior obtenemos:
M Vce = 60V =
i 5ms
Idc
1,5 A
=3
0,5 A
M Vce= 60V = 3
Ahora, con estos coeficientes (M y FRT), podemos obtener la potencia disipada pico mxima para
el rgimen de un solo pulso y para cualquier temperatura de carcaza. Se calcula en la forma
siguiente:
Ppico = M FRT PDmx
6.3 Funcionamiento con pulsos repetitivos

Cuando un transistor funciona en el modo de pulsos repetitivos, el anlisis previo debe modificarse
para tener en cuenta la elevacin de temperatura de carcaza provocada por la disipacin de potencia
promedio.
El funcionamiento trmico de un transistor puede representarse por una analoga trmica-elctrica
que incluye un gene rador independiente de potencia, resistencias trmicas y capacidades trmicas.
Notar que en una analoga como esta, lo que circula por el circuito equivalente es potencia (como
si fuese corriente), y las cadas son de temperatura (como si fuese tensin). A los impulsos de
potencia el transistor responde como un condensador de calor, impidiendo que la temperatura
crezca instantneamente en cada nodo de la red. Estas capacitancias trmicas se localizan en la
juntura, en la carcaza y en el disipador.
Tj
Pdis
0jc
Cj
Tc
0cd
Cc
Tdis
Cd
0dis
Tamb
La potencia se mide en Watts, la temperatura en C y las resistencias trmicas en C/W. Las

capacitancias trmicas se miden en Watt-segundo/C
Las capacitancias trmicas dejan de considerarse cuando el transistor opera en rgimen de estado
constante. Cuando el transistor debe estar aislado elctricamente del disipador, se lo separa del
mismo con una lmina de silicona o de mica con grasa siliconada, que agregan una resistencia
trmica cd de entre 0,4 y 1,5 C/W.
Podemos obtener la temperatura de carcaza afectada por el funcionamiento en rgimen de pulsos
repetitivos calculando la potencia media que atraviesa la resistencia trmica entre carcaza y
110621
Pgina 32 de 34
Teora

ambiente, y esta potencia ser funcin del ciclo de trabajo de los pulsos trmicos segn la
expresin:
t
P = .P
;
= 1
t2
Siendo:
: ciclo de trabajo
t1 : ancho de los pulsos
t2 : perodo de los pulsos
Los fabricantes de transistores de potencia publican un grfico que permite obtener el factor
multiplicador M para diferentes combinaciones de anchos de pulso tp y ciclos de trabajo . Para
construir el grfico se define una variable llamada resistencia trmica transitoria o impedancia
trmica Zth, que depende del ciclo de trabajo y del ancho del pulso de potencia, y representa el
comportamiento trmico transitorio del transistor.
El modelo adoptado para la resistencia trmica juntura-carcaza y la capacitancia trmica se
convierte en el de la impedancia trmica.
Tj
Ppico
0jc
Cj
Tj
Tc
Zjc
Ppico
0ca
Tamb
Tc
0ca
Tamb
El grfico representa la relacin r(t) entre el valor de la impedancia trmica y la resistencia trmica
juntura-carcaza para diferentes ciclos de trabajo y anchos de pulso de potencia (notar que en este
ejemplo, el ciclo de trabajo se denomina D en lugar de ).
Al reducirse el valor de la impedancia respecto a la resistencia trmica juntura-carcaza, el valor de

la potencia pico que produce la temperatura de juntura instantnea mxima puede elevarse en 1/r(t)
veces, o lo que es igual M veces, y este es el factor que emplearemos para calcular la potencia pico
instantnea mxima del rgimen transitorio repetitivo: M=1/r(t).
Incluyendo estos conceptos en la expresin de la potencia pico:
Ppico = M.FRT.Pdmx
110621
Pgina 33 de 34
Teora
FRT = 1

T jmx Tc
Tc 25 C
=
T jmx 25 C T jmx 25 C
Tc = Tamb + P ca
^
Tc = Tamb + P ca
^
P = P
Reemplazando este valor en FRT:
Tjmax Tc
P = M.FRT.Pdmax = M.Pdmax.
Tjmax 25C
)
Tjmax (Tamb + ca.P.
P = M.Pdmax.
;
Tjmax 25C
P[(Tjmax
25C) + M.Pdmax.ca.] = M.Pdmax.(Tjmax Tamb)
M.Pdmax.(Tjmax Tamb)
P =
(Tjmax 25C) + M.Pdmax.ca.
jc =
y reemplazando:
Tjmax 25C
Pdmax
M.(Tjmax Tamb)
P =
jc + M. ca.
resulta:
Referencias bibliogrficas:
1.
Diseo de amplificadores de audio con pares complementarios de silicio, Motorola Inc,

Ediciones Radio Chassis.
2.
Audio/Radio Handbook, National Semiconductor.
3.
Electrnica Integrada, Millman y Halkias.
4.
Circuitos Electrnicos, E. S. Angelo.
5.
Circuitos de Potencia de Estado Slido, Manual SP 52, RCA.
6.
Principios de Electrnica, Gray y Searle.
7.
Ingeniera Electrnica, Alley-Atwood.
8.
Amplificadores de audio con transistores Darlington complementarios de salida, Nota de

Aplicacin AN-483B de Motorota, R. Ruchs.
110621
Pgina 34 de 34

Teo2 AmpliaudioGS

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Teo2 AmpliaudioGS

Cargado por

Copyright:

Formatos disponibles

Unidad temtica 2:

Ing. Anbal Laquidara.

Ing. Isidoro Pablo Perez.

Ing. Carlos Daz.

Ing. Alejandro Giordana

Sr. Nicols Ibez.

Universidad Nacional de La Plata

AMPLIFICADORES DE AUDIO DE GRAN SEAL

ic (t) = Imx sen(t) = Ic sen(t)

iC = ic(t) + IC = Ic+ Ic sen(t)

(en condiciones ideales)

Universidad Nacional de La Plata

Esta es la expresin de la potencia entregada por la fuente de alimentacin Vcc.

Por lo que el valor medio de potencia en la carga es:

Universidad Nacional de La Plata

Pscc : Potencia de continua en la c arg a

Psca = 25 % Pcc ; Pscc = 50 % Pcc

Universidad Nacional de La Plata

2. AMPLIFICADOR CLASE A CON ACOPLAMIENTO A TRANSFORMADOR.

Universidad Nacional de La Plata

Para este caso ideal, podemos escribir:

Psca = Vef Ief =

Universidad Nacional de La Plata

Resumiendo, en condiciones reales tenemos:

Vca pico Vcc e Ica pico Ic

Universidad Nacional de La Plata

la recta de carga esttica es:

que corta al eje de corriente en:

y corta al eje de tensin en:

Vcc = V E + v ce + Vca sen ( t )

Universidad Nacional de La Plata

Figura N 7: Polarizacin con gran seal

Universidad Nacional de La Plata

Ica pico = (I C min I C corte ) Ic mn

V ca = I ca Rc ' Icmn Rc'

Vcc = V E + vCEsat + V ca = Ic mx Re+ vCEsat + I ca Rc'

Se puede adoptar un rango de variacin de la corriente de polarizacin: conociendo IC mn y

Universidad Nacional de La Plata

Obtuvimos 2 ecuaciones con 2 incgnitas. Igualando [1] y [2]:

Universidad Nacional de La Plata

3. AMPLIFICADOR DE POTENCIA CON PAR COMPLEMENTARIO Caso 1

Para el anlisis de esta configuracin

R'L = hFE RL (resistencia reflejada).

Universidad Nacional de La Plata

Puede demostrarse que la ganancia de tensin es:

Sin seal se cumple:

Luego aumentar RC automticamente incrementa VCC.

Universidad Nacional de La Plata

Una vez elegida la Rc, queda definida la Rca:

Lo correcto ser polarizar en un punto con Ico3 > Ico3

T1, 2 Vce1, 2 = Vcc Vs > Vce sat

T 3 Vce3 > Vca + Vce sat3

Universidad Nacional de La Plata

4. AMPLIFICADOR DE POTENCIA CON PAR COMPLEMENTARIO Caso 2

el amplificador de tensin T3 no se corte Ico3 = Ica pico

el generador de corriente T4 no se sature VCE4 = (Vca pico + VCE sat )

el amplificador de tensin T3 no se sature VCE3 = (Vca pico + VCE sat )

los transistores de salida T1,2 no saturen VCE1,2 = Vcc + vs pico

Universidad Nacional de La Plata

4.1 Potencia requerida

Por el momento, podemos admitir que la resistencia

Adems, si se supone que:

4.2 Generador de corriente y determinacin de Vcc