Apendice 4 Circuitos de Fase Cerrada PLL PDF

UTN REG. SANTA FE ELECTRONICA I ING.
ELECTRICA I
1-9-Apndice4: Circuitos de fase cerrada PLL

___________________________________________________________________
Apunte de ctedra Autor: Ing. Domingo C. Guarnaschelli
1
CIRCUITOS DE FASE CERRADA (PLL)

Introduccin
Los circuitos de fase cerrada o lazo amarrado por fase, o tambin denominado lazo
de seguimiento de fase, abreviadamente PLL (Phase-Locked Loops), son utilizados
ampliamente en los sistemas de comunicaciones electrnicas para realizar una amplia
variedad de operaciones como la modulacin, demodulacin, sntesis de frecuencias,
deteccin de tonos, decodificacin estereo, etc. Por ejemplo se utilizan PLL como
sintetizadores de frecuencia portadora, para suministrar mltiplos de frecuencia
(tomando como referencia un oscilador a cristal) para los canales de una unidad de
comunicaciones de banda civil o de una unidad de radio marina. Se aplican los PLL
como redes de demodulacion de FM con excelente linealidad entre la frecuencia de la
seal de entrada y el voltaje de salida del PLL. Tambin se utilizan los PLL para
demodular y tambin generar las dos frecuencias de transmisin de datos digitales
empleada en la operacin de codificacin por desplazamiento de frecuencias FSK
(Frecuency-Shift Keying). Tienen amplia variedad de reas de aplicaciones como los
mdems, receptores y transmisores de telemetra, detectores de AM, filtros de rastreo,
etc. Tambin se los aplica para el control de velocidad de motores como por ejemplo los
controles de velocidad de los motores de un DVD Player, o el motor portacabezas de la
videocacasetera VHS (motor Drum).

Antecedentes
Estos circuitos se utilizaron por primera vez en 1932 para la deteccin sincrnica de
seales de radio, circuitos de instrumentacin y sistema de telemetra espacial. Debido a
factores como gran volumen, complejidad, ancho de banda angosto y costo, por muchos
aos no se utilizaron los PLL. Posteriormente, en la era de la electrnica del
semiconductor, los PLL comenzaron a utilizarse a partir de la dcada de los 60, cuando
la NASA los aplic para compensar las variaciones de frecuencia que sufran las
transmisiones desde sus satlites debido a inestabilidades de los componentes y al
efecto Doppler. Con el advenimiento de los circuitos integrados en gran escala, los
actuales PLL ocupan poco espacio, son fciles de utilizar y resultan ms confiables.
Podemos decir actualmente que los PLL, que fueron diseados para una aplicacin
especfica, se convirtieron en un mdulo de construccin universal para numerosas
aplicaciones. Los PLL proporcionan en los equipos de comunicaciones sintonizacin y
filtracin selectiva de frecuencias sin la necesidad de bobinas e inductores. Los
especialistas en electrnica de TV, saben que en la mayora de los receptores de
televisin, en la seccin de sincronismo horizontal se utiliza una especie de PLL. El
detector de fase en el TV compara la frecuencia del oscilador de barrido horizontal con
un gran nmero de impulsos de sincronismo enviados desde el transmisor y lo ajusta
automticamente de manera tal que coincida en promedio con la frecuencia y fase de la
onda portadora. Cualquier ruido que pudiera afectar el buen funcionamiento es reducido
ampliamente por el circuito PLL, esto se debe a que es un proceso que se define por su
valor promedio.

Principios de operacin de un PLL
En principio, un PLL es un sistema de control realimentado en circuito cerrado, donde
la seal controlada es una frecuencia y fase, en lugar de un voltaje. Recordemos que un
sistema de control por realimentacin, es aquel que tiende a mantener una relacin
predeterminada entre una variable de sistema y otra, comparando funciones de ambas
variables y empleando la diferencia como medio de control.
UTN REG. SANTA FE ELECTRONICA I ING. ELECTRICA I

___________________________________________________________________
2
En general el diagrama en bloques de un sistema de control realimentado, es el
siguiente:

En los sistemas de lazo cerrado, para el control de variables fsicas de cualquier ndole,
se utiliza lo que se denomina la realimentacin negativa. Un sistema de control esta
realimentado negativamente, cuando para cualquier aumento o disminucin de la
variable de salida, la realimentacin hacia la entrada, provoca una disminucin o
aumento respectivamente de la variable de salida. En el caso de la figura anterior, la
variable representativa de la actividad del sistema controlado es comparada con la seal
de referencia, en el detector de error. La seal de salida de este bloque (diferencia de
ambas seales) opera como seal de control, mediante un dispositivo ejecutor,
modificando la variable de salida controlada. Las condiciones ideales de una
realimentacin negativa, exige que las seales comparadas sean iguales en magnitud
pero opuestas (igual frecuencia y defasaje 180 para seales elctricas de ca). Estas
condiciones daran una seal nula en la salida del comparador. En la prctica, siempre
tendremos una diferencia de los valores comparados necesarios para generar la seal de
control. De all la necesidad de procesar la variable realimentada, en un bloque
(denominada red ), a los efectos de lograr las condiciones que exige la
realimentacin negativa.

Bloques funcionales de un PLL
Los bloques bsicos de un circuito de fase cerrada (PLL) se muestran en la prxima
figura y consiste de cuatro bloques principales: Un comparador de fase (multiplicador),
un filtro pasabajos, un amplificador de baja ganancia (amplificador operacional) y un
oscilador de voltaje controlado (VCO). En funcionamiento, se compara la seal externa
de entrada (Vi, fi) con la seal con la seal interna (Vo,fo) proveniente del oscilador de
voltaje controlado (VCO), mediante un comparador de fase (llamado tambin detector
de fase). Este comparador de fase compara la fase y la frecuencia y genera un voltaje de
error Ve que esta relacionado con la diferencia entre la fase y la frecuencia de ambas
seales. El voltaje de salida del comparador de fase Ve, se introduce en un filtro
pasabajos que proporciona un voltaje de salida (amplificado si se necesita) que puede

Sistema
controlado
Seal de
referencia fija
o variable
Detector o
comparador
de error
Seal de error
o de control
Transductor
de la variable
controlada
Variable
fsica
controlada
Procesamiento de
la variable
realimentada
()
Variable
controlada
realimentada
Variable
representativa de
la actividad del
sistema controlado

___________________________________________________________________
3
tomarse como el voltaje de salida del PLL y que se utiliza internamente como el voltaje
de realimentacin para modular internamente la frecuencia del VCO. La funcin de lazo
cerrado del circuito, es la de mantener muy fija la frecuencia del VCO respecto a la
frecuencia de la seal de entrada.

Operacin bsica del PLL
La operacin de un PLL involucra tres modos: modo libre, modo en seguimiento y
modo de captura.
Durante el modo libre, no tenemos frecuencia o voltaje en la entrada y el VCO funciona
a una frecuencia fija, correspondiente al voltaje de entrada cero o sea a la frecuencia
central o libre fo, fijado por los valores de R1 y C1.
Cuando aplicamos una frecuencia de entrada, la frecuencia del oscilador controlado por
voltaje empieza a cambiar, y se dice que el PLL se encuentra operando en el modo de
captura. Cuando el PLL se encuentra operando en captura, la frecuencia del VCO no
coincide con la frecuencia de la seal externa de entrada. Mientras el PLL intenta el
seguimiento para lograr la coincidencia de frecuencias, la salida del comparador de fase
contendr componentes de frecuencia cuyo valor resulta de la suma y diferencia de las
seales de las seales comparadas. Estas seales, ingresan al filtro y solamente pasan
los componentes de baja frecuencia de la seal, de forma que el lazo cerrado del circuito
pueda obtener el seguimiento entre las seales de de entrada y el VCO. Resumiendo, la
frecuencia del VCO cambia continuamente para que coincida con la frecuencia de la
seal externa de entrada.
Cuando la frecuencia del VCO iguala y sigue a la frecuencia de entrada (Vi), se dice
que el PLL se encuentra en el modo de seguimiento.En este caso a la salida del
detector de fase tendremos un voltaje continuo (Ve) cuyo valor depender del defasaje
existente entre las seales comparadas, segn se muestra en el grafico. Cuando hay
seal de error, efecto causado por una seal de entrada con fase instantnea distinta a la
fase instantnea de la frecuencia central del VCO, el voltaje de salida del detector (Ve)
es trasladado al filtro paso bajo para suprimirle el ruido y todo componente de alta
frecuencia. La seal de error filtrada, se hace pasar por un amplificador para generar el
Detector o
comparador
de fase
Filtro
pasabajos
Seal
externa de
entrada
Vi

fi
Amplificador
Seal de
salida
Oscilador de
voltaje
controlado
(VCO)

Vo
fo
Vd

Ve

fi+fo
fi-fo
0 90
Ve
En la frecuencia
Central del VCO
Resistor y capacitor de
sincronizacin
(Fijan fo en el VCO)

___________________________________________________________________
4
voltaje de control del del VCO (Vd), necesario para que este ltimo mantenga en
seguimiento la frecuencia de la seal de entrada. La seal de control Vd actua sobre
el oscilador, de forma tal que ste tienda a reducir la diferencia de fase entre las dos
seales, aumentando o disminuyendo su frecuencia de oscilacin. En general, la tensin
de error puede ser mayor o menor a la tensin de control del VCO, para su frecuencia
central fo; esto se dar, segn cual seal de comparacin, se adelante a la otra. Por
efecto de la realimentacin negativa, la seal Vd se modificar lo necesario para que
el oscilador de voltaje controlado mantenga en seguimiento la frecuencia de la seal
de entrada.
De esta forma el VCO proporcionar como salida una seal de onda cuadrada con
amplitud fija a la frecuencia de la seal externa de entrada. La mejor operacin se
obtiene si la frecuencia central del VCO (fo), se establece con el voltaje de polarizacion
de continua, a la mitad de su rango de operacin lineal. Este rango de operacin, se
establece en el VCO, mediante el resistor y capacitor R1, C1. El amplificador permite
realizar este ajuste en el voltaje de control del VCO, a partir del obtenido a la salida del
filtro.
Los cambios en la frecuencia de la seal externa de entrada se reflejaran en un cambio
en el voltaje continuo (Vd) que controla al VCO. Dentro de un rango de frecuencias de
seguimiento, este voltaje se modificar de tal forma que la frecuencia del VCO sea igual
y siga a la frecuencia de la seal de entrada.
Cabe mencionar que el proceso antes descrito se repite infinidad de veces hasta que el
voltaje de control, o sea la seal de error, haga que la frecuencia del VCO se estabilice
en un punto igual al promedio de la frecuencia de la seal de entrada al circuito. En este
momento el LOOP (crculo o anillo viscoso) es LOCKED (fijado, quieto, estacionado).
Si la frecuencia de la seal de entrada es suficientemente cercana a la frecuencia central
del PLL, el oscilador local quedar enclavado en frecuencia con la seal de entrada
(LOCKED), pero generalmente siempre existir una pequea diferencia de fase entre
ambas para mantener la tensin de error suficiente y obligar al oscilador local VCO a
operar a esa frecuencia. El circuito de realimentacin de un PLL se encarga de mantener
automticamente la frecuencia del oscilador en consonancia con la frecuencia de la
seal externa de entrada.

Rango de operacin del PLL
Debido a las limitaciones del oscilador de voltaje controlado, respecto a su rango de
variacin de frecuencia, y las caractersticas propias del circuito de realimentacin del
PLL, tenemos dos importantes bandas de frecuencias que se especifican en este circuito:
El rango de seguimiento o bloqueo, y el rango de captura.

Rango de seguimiento, bloqueo, mantenimiento o amarre por fase
El rango de seguimiento se define como el rango de frecuencias que se encuentra en la
vecindad de la frecuencia central o natural de del VCO (fo) sobre el cual el PLL puede
mantener un bloqueo y seguir a la frecuencia de la seal externa de entrada. Para
definir este rango, se supone que el PLL inicialmente estaba bloqueado con la seal de
entrada. Suele tambin denominarse rango de rastreo, en el cual el PLL rastrear o
seguir con exactitud la frecuencia de entrada. Se denomina rango de retencin a la
mitad del rango de bloqueo (rango de bloqueo = 2x rango de retencin). La frecuencia
mas baja que el PLL rastrear se llama limite inferior de bloqueo (fbl) y la frecuencia
mas alta se llama limite superior de bloqueo (fbu. El rango de bloqueo depende de las
funciones de transferencia (ganancias), del comparador de fase, del amplificador de baja
ganancia, y del VCO.

___________________________________________________________________
5
Esta gama de frecuencias de mantenimiento puede ser varias veces superior al ancho de
banda de las seales aceptadas a la entrada por el PLL, de manera que el oscilador local
podr seguir las variaciones de frecuencia de la seal de entrada (caso de seales
moduladas en frecuencia FM), conservando un ancho de banda limitado y con muy
bajo nivel de ruido, o sea seales parsitas muy reducidas. Este ancho de banda limitado
es resultado de la pequea diferencia que tiende a haber entre la seal de VCO y la seal
de entrada.

Rango de captura.
El rango de captura se define como la banda de frecuencia en la vecindad de fo donde
el PLL puede establecer o adquirir el bloqueo (a igual frecuencia) con la frecuencia de
la seal externa de entrada. El rango de captura suele estar comprendido entre 1,1 y 1,7
veces l frecuencia central o natural del VCO. El rango de captura se conoce tambin
como rango de adquisicin. El rango de captura se relaciona con el ancho de banda
del filtro pasabajos. El rango de captura del PLL se reduce acorde a la disminucin del
ancho de banda del filtro. Se denomina rango de contencin a la mitad del rango de
captura (rango de bloqueo= 2x rango de contencin).
La frecuencia mas baja a la que puede capturar el PLL se llama limite inferior de
captura (fcl y la frecuencia mas alta a la que puede capturar el PLL, se le denomina
limite superior de captura. Prcticamente en todos los casos, el rango de captura es
menor que el rango de bloqueo. De la misma forma el rango de contencin es menor
que el rango retencin. La relacin entre los rangos de captura, de bloqueo, de
contencin y de retencin, los podemos observar en el siguiente diagrama de
frecuencias:

Se suele tambin definir otros mrgenes de funcionamiento segn sean lentas o rpidas
las condiciones en las que el PLL estar enganchado, cuanto le costara conseguirlo y en
las cuales se desenganchar:
Hold in o Rango de Bloqueo
Se parte del PLL enganchado. Es el margen de frecuencias para las que el PLL puede
seguir a la entrada para variaciones muy lentas de esta frecuencia
Pull out
Es el margen de frecuencias para las que ante un salto brusco de la frecuencia de entrada
el PLL no se desengancha.
Lock in
Se parte del PLL desenganchado. Es el margen de frecuencias en el que el PLL puede
engancharse en menos de un periodo de la frecuencia de la seal de salida.

Rango de
Contencin (fc)
Rango de
Contencin (fc)
Rango de captura (2fc)
Rango de
retencin (fr)
Rango de
retencin (fr)
Rango de bloqueo o seguimiento (2fr)
fbl fcl fo fcl fbl

___________________________________________________________________
6
Pull in o Rango de Captura
Es el margen de frecuencia para las que el PLL puede, con un tiempo mayor al periodo
de la salida, llegar a engancharse.

En la imagen anterior se muestran estos mrgenes de frecuencia. Todos se representan
alrededor de la frecuencia de oscilacin libre del VCO, que es la frecuencia central

El bloque detector o comparador de fase
Este bloque toma dos voltajes alternos de entrada y produce un voltaje de salida de
continua proporcional a su diferencia de fase. El detector de fase se puede crear
mediante circuitos digitales o mediante un circuito analgico, como el multiplicador
analgico. La realizacin mediante circuitos digitales involucra a la compuerta OR
exclusivo (combinacional) o al circuito secuencial Flip-flop RS disparado por flanco.
Analizaremos en primer trmino un detector de fase realizado con una compuerta OR
exclusivo como por ejemplo tomando una (de cuatro) del circuito integrado CD 4070
(CMOS)

Considerando seales de entrada de onda cuadrada en referencia al PLL, las graficas de
estas seales en la compuerta OR exclusivo resultan:

Como se puede observar el voltaje promedio de salida de la compuerta OR exclusivo
resulta una funcin lineal de la diferencia de fase entre las dos seales de entrada,
cuyo componente promedio vale:
Ve(cc)=VCC./ para 0
Ve(cc)=(VCC./).(2-) para 2
Este voltaje promedio es el que se utiliza para modificar la frecuencia del VCO.
Funcin lgica

Vo = (Vi1).Vi2 + Vi1.(Vi2)
Tabla de verdad

Vi1 Vi2 Vo
0 0 0
0 1 1
1 0 1
1 1 0

(Ve)

f
entrada

Vi1

f
salida(VCO)
Vo2

Ve
0 /2 3/2 2
Ve(cc)

VCC

VCC/2


___________________________________________________________________
7
La diferencia de fase tambin puede ser detectada mediante el uso de un flip-flop RS
disparado por flanco

El flanco ascendente de Vi1 (seal de entrada al PLL) lleva a 1 lgico la salida del Flip-
flop (Ve) y el flanco ascendente de la seal del VCO (despus de un desfasaje ) lleva 0
lgico a Ve. El resultado en Ve es una seal de onda cuadrada con un componente
promedio dado por:
Ve (cc)=VCC./2 para 0 2

Los detectores digitales son ms sencillos de realizar, no obstante son sensibles al
contenido armnico de la seal de entrada y a los cambios en los ciclos utiles de la
seal de entrada y del voltaje de salida del oscilador controlado por voltaje (VCO).
Los detectores de fase, mediante multiplicadores analgicos, son arreglos complejos
de amplificadores operacionales y otros elementos de circuitos, disponibles en la
actualidad en la forma de circuitos integrados o mdulos funcionales. Los
multiplicadores analgicos tienen muchas aplicaciones como por ejemplo la medicin
de potencia, dobladores de frecuencia, multiplicacin de dos seales, divisin de una
seal entre otra, extraccin de la raz cuadrada de una seal, elevacin al cuadrado de
una seal, deteccin de la diferencia en ngulo de fase de dos seales de igual
frecuencia, modulacin y demodulacin de amplitud, etc. Los esquemas de los
multiplicadores se muestran en la siguiente figura:

Para dos voltajes de entrada, el voltaje de salida Vo del multiplicador se expresa como:
Vo = k.x.y, o sea el producto de las dos seales de entrada, donde la constante k se
denomina factor de escala. Por ejemplo, si aplicamos dos seales senoidales de la
misma frecuencia y defasaje a las entradas del multiplicador, el voltaje de salida Vo
vale:

x
kxy

y
Entrada x

Salida
Entrada y

f
entrada

Vi1

f
entrada(VCO)
Vo2

Ve
0 2 3 4
Ve(cc)

VCC Vsat

VCC/2

Pendienteganancia de
conversin (k
ph
)
f
entrada
1 1/4CD4001
Vi1 3 salida Ve
2

f
entrada(VCO)
6 4 1/4CD4001
Vo2 5


___________________________________________________________________
8
Vo = k.x.y = k.E
x
.senwt.E
y
.sen(wt+) = k.E
x
.E
y
.senwt.(senwt.cos+cowt.sen)
Vo = k.E
x
.E
y
.(senwt.senwt.cos+senwt.coswt.sen)
Vo = k.E
x
.E
y
.(senwt)
2
.cos+1/2.sen2wt.sen)
Vo = k.E
x
.E
y
.((1/2-1/2.cos2wt).cos+ 1/2.sen2wt.sen)
Vo = k.E
x
.E
y
.(1/2cos 1/2.cos2wt.cos+1/2.sen2wt.sen)
Vo = 1/2. k.E
x
.E
y
.((cos-(cos2wt.cos+sen2wt.sen))= 1/2. k.E
x
.E
y
.(cos cos(2wt+))
Vo = 1/2. k.E
x
.E
y
.cos - 1/2. k.E
x
.E
y
. cos(2wt+)

Como vemos el voltaje de salida Vo tiene una componente de voltaje de corriente
continua y una componente de voltaje de corriente alterna cuya frecuencia es el doble
de la frecuencia de entrada. Esta componente de cc es funcin del defasaje por lo que
se utiliza para modificar el valor del VCO en el PLL.
Los multiplicadores de circuitos integrados disponibles tenemos el AD533, 4200 y
XR2208 (son de bajo costo ordinarios). El AD534 es un multiplicador de mayor
precision. Multiplicadores de tipo monoltico que trabajan especficamente como
detectores de fase tenemos el CMOS MC4344/4044. Estos ltimos responden
nicamente a transiciones de las seales de entrada, por lo tanto la sensibilidad al
contenido armnico y al ciclo til no resulta ser un problema. Adems, el voltaje de
salida es independiente de variaciones en la amplitud, y en el ciclo til de la forma de
onda de entrada. Generalmente los detectores analgicos tienen la preferencia sobre los
detectores digitales, especialmente en aplicaciones en las que la precision es un factor
decisivo.

Circuito integrado de fase cerrada (PLL) NE/SE 565
El circuito de fase cerrada (PLL) NE/SE 565 es un dispositivo de circuito integrado de
uso comercial muy comn, con todos los elementos necesarios para formar un lazo
amarrado por fase. Este dispositivo contiene un detector de fase, un amplificador y un
oscilador controlado por voltaje, los cuales, se encuentran conectados internamente solo
en forma parcial. El esquema en bloques interno del 565 lo vemos a continuacin:

Detector
de fase
Amplifica
dor

VCO
+V

-V
Entrada 2

Entrada 3
Entrada del VCO del
comparador de fase 5

4

Salida del VCO
7 salida
demodulada

6 Salida de
referencia

Filtro pasabajos
8 9 1
+V
10

___________________________________________________________________
9

Algunas aplicaciones del PLL en circuito integrado 565
Como hemos dicho el PLL se puede utilizar en diversas aplicaciones como por ejemplo
rastreo de una seal de entrada en un ancho de banda, demodulacin de frecuencia
(FM), sntesis de frecuencia, decodificadores FSK, decodificador SCA (msica de
fondo), etc. Analizaremos a continuacin estas aplicaciones mencionadas.

Rastreo de una seal de frecuencia
El circuito de rastreo o amarrado por fase con el dispositivo NE/SE 565 de una seal
externa con una determinada frecuencia, se muestra en la siguiente figura:

La frecuencia central del VCO interno del PLL esta dada aproximadamente por
fo 0,3/R1.C1 donde R1 y C1 son una resistencia y un capacitor externo que se
conectan a los terminales 8 y 9 respectivamente. El capacitor C1 puede tomar cualquier

1 14

2 13

3 12

NE/SE 565
4 11

5 10

6 9

7 8

-V

Entrada

Entrada

Salida del VCO

Entrada del VCO del
comparador de fase

Salida de referencia

Salida demodulada
NC

NC

NC

NC

+V

Capacitor externo
Para el VCO

Resistor externo
Para el VCO
Diagrama de terminales para el PLL 565 en
paquete DIP de 14 terminales

10 8
7

2 6
NE/SE 565
4

3 5

9 1

Entrada
Vi (fi)
Salida
demodulada

Salida de
Referencia
Salida
del VCO

V
EE
= -10V
V
CC
= +10V
+
-

___________________________________________________________________
10
valor pero R1 debe estar comprendido entre 2 k y 20 k. Un pequeo capacitor C3,
con un valor normal de 0,001 F se conecta entre los terminales 7 y 8 con la finalidad
de eliminar posibles oscilaciones. Entre los terminales 7 y 10 se conecta el capacitor C2
que conjuntamente con una resistencia interna de 3,6 k acta como filtro pasabajos de
primer orden. El capacitor C2 debe ser suficientemente grande ( 10 F) para atenuar
las variaciones del voltaje de salida demodulado (voltaje Vd de control del VCO) del
terminal 7, de manera que permita estabilizar la frecuencia del VCO.
El PLL 565 tiene normalmente una banda de frecuencia de bloqueo y seguimiento o
rastreo de aproximadamente 60% de la frecuencia central fo.

Rango de bloqueo = 2x rango de retencin (2xfr) = (8.fo)/(VCC - VEE)

Los valores de VCC y VEE son los voltajes (en volts) de alimentacin positivo y
negativo del PLL.
El rango de captura del PLL 565 esta dada por la siguiente expresin:

Rango de captura = 2x rango contencin (2xfc) = [rango de bloqueo/2.3,6 .10
3
.C2]
1/2

El valor de C2 en la formula anterior se expresa en faradios.

Ejemplo de diseo de un lazo amarrado por fase con el PLL565
Calcularemos los componentes del circuito anterior para los siguientes valores:
Datos
fo = 2,5 kHz
2.fc = 50 Hz
VCC = -VEE = 12 volts.

1) Establecemos el valor de C1 adecuado, por ejemplo C1 = 0,01 F

2) Determinamos el valor por calculo de R1 que determina la frecuencia central del
VCO del PLL
R1= 0,3/fo.C1 = 0,3/ (0,01F. 2,5 kHz) = 12 k

3) determinamos la banda de frecuencias de bloqueo
2xfr = (8.fo)/(VCC - VEE) = (8.2,5 kHz) / (12 (-12)) = 0,833 kHz = 833 Hz

4) Determinamos el valor de C2 para obtener una banda de captura (2.fc) = 50 Hz
segn las especificaciones:
C2 = [rango de bloqueo/2.3,6 .10
3
.2.fc]
1/2
= 833/(6,28. 1000. 50) = 14,17 F
Adoptamos C2 = 14 f.
La interpretacin de este ejemplo nos dice que el PLL podr capturar una frecuencia de
entrada que este se encuentre en una banda de valor de 25 Hz por arriba o debajo de la
frecuencia central del VCO

fo 25 Hz fe fo+25 Hz
fe :frecuencia de la seal de entrada

Una vez capturada la seal de entrada, el VCO del PLL podr seguir las variaciones de
frecuencia de esta seal en un rango de:

fo 833/2 Hz fo fo + 833/2 Hz

___________________________________________________________________
11
Multiplicador de frecuencia con el PLL 565
Para explicar el funcionamiento del multiplicador de frecuencias con un PLL, primero
analicemos su representacin en bloques:

Para esta aplicacin, la salida del VCO (f o=N.fent) es la seal de salida cuya frecuencia
esta multiplicada por N, respecto a la frecuencia de la seal de entrada. N es un entero.
Para poder mantener amarrada esta frecuencia, la seal de salida se la hace pasar por
una red divisoria por N. La seal de salida de la red divisoria se la ingresa al
comparador de fase que generara la seal de error necesaria para mantener la frecuencia
del VCO en un valor mltiplo por N, respecto a la frecuencia de la seal de entrada. El
valor de N a multiplicar, lo podemos obtener seleccionando la red divisoria adecuada.
Veamos un circuito prctico multiplicador de frecuencias por un entero N = 5 de forma
tal que la frecuencia de salida vale fo = 5. f
entrada
.

Para el ajuste del circuito, se debern conocerse los lmites de variacin de la frecuencia
de entrada. Conocidos estos lmites se ajusta la frecuencia de oscilacin libre del VCO
Comparador
de fase
Amplificador Filtro
pasabajos
VCO

Red divisoria por N
(Divisor de frecuencia)

PLL: NE/SE 565
Vi
f
ent
Vo
f
o
=N.f
ent
Vo
f
ent
= f
o
/N

10 7 8

2 5
NE/SE 565
3

1 9 4
+
-
R1

Vi
f
ent

5
11 7490 1
(Red divisoria por 5)

2 3 6 7 10

f
o
/5.

Vo
f
o
=5.f
ent

Vi
f
ent
Vo
f
salida
1 ciclo
5 ciclos
Formas de ondas

___________________________________________________________________
12
con los valores de C1 y R1. El valor de esta frecuencia deber ser aquella que lleve, a la
frecuencia de salida del divisor, a la mitad del lmite de variacin de la frecuencia de la
seal de entrada. Por ejemplo para los lmites entre 400Hz y 4 kHz, de la frecuencia de
entrada la frecuencia del VCO deber variar entre 2 Khz. y 20 kHz. Con estos valores,
se ajustaran C1 y R1 para llevar la frecuencia de oscilacin libre al valor fo = 11 kHz.
El capacitor C2 del filtro deber ser lo suficientemente grande (usualmente 10 F) que
permita eliminar las variaciones del voltaje de salida remodulado (terminal 7) con el fin
de estabilizar la frecuencia del VCO. La seal con frecuencia multiplicada por 5, ser
una onda cuadrada generada por el VCO. El valor mltiplo de esta de esta frecuencia
de salida respecto a la frecuencia de entrada se cumplir siempre que el PLL se
encuentre en estado de bloqueo o amarre.

Nota sobre el CI 7490 Esquema en bloques del CI 7490

El CI 7490 es un circuito integrado en
escala media en version TTL, que acta
como contador binario. Consta de 4 Flip
Flop que basculan con pulsos con flancos
descendentes, provenientes de las
entradas A(14) y B(1). Tiene dos
modos de operacin:
1) Conectando la salida Q
A
(12) con la
entrada B (1), acta como contador BCD.
Los pulsos que ingresan en la entrada A,
pueden ser divididos por 2 (Q
A
) ,
divididos por 4 (Q
B
) , divididos por 8
(Q
C
) o divididos por 16 (Q
D
).
2) Conectando la salida (Q
D
) con la
entrada A, el contador acta como bi-
quinario. Con esta opcin, los pulsos que
ingresan por B (1) pueden ser divididos
por 5 (Q
D
) o pueden ser divididos por 10
(Q
A
).
La habilitacin como contador , se hace
a travs de las entradas de puesta a cero
R
0(1)
(2), R
0(2)
(3) R
9(1)
(5) y R
9(2)
(7), segn
la tabla de la verdad adjunta.
Tabla como contador
BCD
Q
D
Q
C
Q
B
Q
A

0 L L L L
1 L L L H
2 L L H L
3 L L H H
4 L H L L
5 L H L H
6 L H H L
7 L H H H
8 H L L L
9 H L L H

Tabla como contador
bi-quinario
Q
D
Q
C
Q
B
Q
A

0 L L L L
1 L L L H
2 L L H L
3 L L H H
4 L H L L
5 H L L L
6 H L L H
7 H L H L
8 H L H H
9 H H L H

Entradas de habilitacin salidas
R
0(1)
R
0(2)
R
9(1)
R
9(2)
Q
D
Q
C
Q
B
Q
A

H H L X L L L L
H H X L L L L L
X X H H H L L H
X L X L Contador
L X L X Contador
L X X L Contador
X L L X Contador

Tabla de habilitacin del contador

___________________________________________________________________
13
Sntesis de frecuencia
Los sintetizadores de frecuencia se utilizan para generar varias frecuencias de salida, a
travs de diversos mtodos, partiendo de un nmero ms pequeo de fuentes fijas de
frecuencia. Un sintetizador de frecuencias tiene un objetivo doble. Debe producir tantas
frecuencias como sea posible con un nmero mnimo de fuentes de frecuencias fija y
cada frecuencia generada tiene que ser tan exacta y estable como la fuente primaria.
Para cumplir con este ultimo objetivo, se recurre como fuente primaria a los
generadores u osciladores de cristal. Otra caracteristica de los sintetizadores de
frecuencia es que las frecuencias de salida generadas son sincrnicas a la fuente
primaria. Los sintetizadores de frecuencia se utilizan extensamente en equipos de
prueba y de medicin (generadores de seales de audio y radiofrecuencia), equipos para
generacin de tonos para marcar, unidades de control remoto, sistemas de
comunicaciones de canales mltiples (telefona) y sintetizadores de msica.
Bsicamente, tenemos dos mtodos para la sntesis de frecuencia: directo e indirecto.
Con el mtodo de sntesis de frecuencia directa, se generan frecuencias de salida
mltiples al mezclar desde dos o ms fuentes de frecuencias controladas por cristal, o al
dividir o multiplicar la frecuencia de salida desde un oscilador de cristal simple.
Con la sntesis de frecuencia indirecta, un divisor/multiplicador controlado por
realimentacin, como el PLL, se utiliza para generar frecuencias de salida mltiples.
La sntesis de frecuencia indirecta es mas lenta y mas susceptible al ruido, pero resulta
menos costosa y requiere filtros menos complicados y pocos. En estos ltimos aos los
sintetizadores de frecuencia con PLL se han convertido en el mtodo mas utilizado para
la sntesis de frecuencias. A modo de ejemplo y utilizando los mismos componentes del
multiplicador de frecuencias, realizaremos un sintetizador de frecuencia con el PLL 565
y el contador en CI 7490.

10 7 8

2 5
NE/SE 565
3

1 9 4
+
-
R1

Vi
f
ent

12 9 8 11 5
1 7490 14
(Red divisoria por 5)

2 3 6 7 10

f
o
/N.

Vo
f
o
=N.f
ent

Q
A/2
Q
B/4
Q
C/8
Q
D/18


___________________________________________________________________
14
El circuito es similar al multiplicador de frecuencia analizado. El PLL 565 acta como
multiplicador (a travs de su VCO) y el 7490 como divisor En este caso la red divisoria
me permite dividir por 2, 4, 8 y 16. En este caso la seal de salida (VCO del 565 en
terminal 4) ingresa al divisor por 14 y sale dividida por Q
A
, Q
B
, Q
C
, o Q
D
.
Esta seal (fo/N), es comparada con la seal de entrada Vi (f
ent
) y cuando se produce la
captura o bloqueo, fo/N = f
ent
. Para que el 7490 pueda dividir por los valores
mencionados, debe operar como contador BCD; para ello la seal a dividir debe
ingresar por el terminal 14 (entrada pulsos clock del FF A) y la salida Q
A
(12) debe
conectarse al terminal 1 (entrada pulsos clock del FF B). Debido a que el VCO del PLL
puede variar sobre un rango limitado respecto a la frecuencia central, puede ser
necesario modificar la frecuencia de este ltimo cada vez que se modifique el valor del
divisor. Mientras el PLL se encuentre en seguimiento la frecuencia de la seal de
salida multiplicada (seal del VCO del PLL) ser N veces la frecuencia de la seal de
entrada. Solo ser necesario ajustar la frecuencia fo (VCO) para que se encuentre dentro
del rango de captura y de seguimiento para que la realimentacin del lazo cerrado
mantenga la seal de salida exactamente en el valor f
salida
= fo = N. f
ent
.

Decodificador o demodulador FSK
Uno de los mtodos de transmisin serie de informacin digital binaria, es mediante la
modulacin o codificacin por desplazamiento de frecuencia FSK (del ingles
Frecuency-Shit Keyed). En este sistema de transmisin, los valores binarios estn
identificados por dos valores de frecuencia del portador, 1070 Hz y 1270 Hz. La
frecuencia de 1070 Hz representa el valor uno lgico (1) y la frecuencia de 1270 Hz el
valor cero lgico (0). Estas dos seales elctricas, comprendidas dentro de la banda de
audiofrecuencias, pueden ser transmitidas, a travs de canales telefnicos o mediante
sistemas de radiofrecuencia, mediante la modulacin AM (amplitud modulada) o FM
(frecuencia modulada). En consecuencia los receptores de AM y FM, dedicados a esta
finalidad, disponen de un demodulador FSK. Estos reciben las seales digitales
moduladas en FSK por corrimiento o desplazamiento en frecuencia, y la convierten en
dos valores de voltaje continuos.
El siguiente esquema de bloques, muestra la comunicacin digital mediante la
modulacin demodulacion FSK

Sistema interno
de la PC con
valores lgicos
de voltajes
propios
Interfase
serie para
protocolo
RS-232C
Modulador
FSK
Computadora
Cable de
interconexin para
transmisin serie
RS-232C
Receptor AM
o FM
Demodulador
FSK
MODEN FSK
Transmisor AM
o FM
Equipo transceptor de
comunicaciones por
radiofrecuencias

___________________________________________________________________
15
Los valores binarios de voltaje continuo de salida del demodulador FSK, sern acordes
al sistema receptor de ellos. Si la salida del demodulador FSK se conecta a un cable de
transmisin serie, cumpliendo con el protocolo RS-232C, los valores binarios de salida
del demodulador FSK debern estar comprendidos entre +3 a +14 volt para el
ESPACIO (ESPACE), correspondiente al cero (0) lgico y -3 a -15 volt MARCA
(MARK), correspondiente al uno (1) lgico. En la interfase de la PC, posteriormente
estos valores lgicos de voltaje debern convertirse a los valores lgicos de voltaje que
maneja la computadora; por ejemplo +14 volt +0 volt (cero lgico) y -5 volt +5
volt (uno lgico). Como vemos el protocolo RS-232C trabaja con lgica negativa. Entre
los circuitos integrados con funciones especificas, el CI MAX232 tiene la misin de
convertir los niveles lgicos TTL (+0 v, +5 v) en los niveles correspondientes al
protocolo RS-232C. La operacin del CI MAX232 la realiza mediante dos canales
especficos, uno para la transmisin y otro para la recepcin.
Si el receptor de los valores binarios recibidos es un CI TTL, el propio circuito del
demodulador es el que se encargar de suministrar los niveles de voltaje adecuados.
Analicemos a continuacin un circuito demodulador FSK, con PLL, para una
transmisin serie RS-232C:

Cuando la seal aparece en la entrada, el lazo da seguimiento a la frecuencia de entrada
y la rastrea entre las dos posibles frecuencias, lo que dar un desplazamiento en el
nivel de continua en la salida El capacitor de entrada bloquea la componente continua
de la seal FSK presentando para la seal alterna el una impedancia de entrada de 600
(tpico en sistemas de comunicaciones). El capacitor C2 del filtro del lazo determina
las caractersticas dinmicas del demodulador y su valor debe ser menor que o usual, a
fin de eliminar la sobreexcitacin en el pulso de salida. Para eliminar de la salida la
componente portadora y componente suma se utiliza un filtro pasabajos de escalera RC
de tres etapas. La frecuencia de corte alta del filtro de escalera ( f
H
= 1/2.R.C) deber
quedar aproximadamente a la mitad , entre la rapidez de manipulacin mxima (150 Hz)
y el doble de la frecuencia de entrada (2x1070 Hz), o sea aproximadamente 2200 Hz.
La frecuencia de operacin libre se ajusta mediante R1 de forma que el nivel de voltaje
de continua a la salida del terminal 7 sea el mismo que el del terminal 6. A la salida del
filtro de tres secciones RC se coloca un comparador de voltaje realizado con un AO
710.De esta forma, una frecuencia de entrada de 1070 Hz llevara el voltaje de salida del
comparador (salida del demodulador) hacia un nivel alto (de espacio o +14 volt). De la

8 10
2 7
PLL
(565) 6
3 5
4
9 1
710
Salida datos
Digitales
a 150 Hz

Entrada
de FSK
1070 Hz
o
1270Hz
Filtro en escalera

___________________________________________________________________
16
misma forma un valor de frecuencia de entrada de 1270 Hz conduce a un nivel de
voltaje de continua de salida de 5 volt, correspondiente al nivel bajo de marca. Si se
desea que la salida del demodulador sea compatible con un nivel lgico TTL, se
reemplaza el comparador 710 por un AO del tipo 741, alimentado con voltajes 5 Volt.

Circuitos integrados dedicados que utilizan sistemas PLL
Existen, en el mercado electrnico, mltiples circuitos integrados, a los fines de la
instrumentacin y radiocomunicaciones, que aplican los sistemas PLL. A modo de
ejemplo de esta variedad de CI, podemos mencionar el sintetizador de frecuencias PLL
TSA6057/T (de la firma Signetics) para la sintonizacin de radio. El TSA6057 es un
sintetizador de frecuencias de un solo chip bipolar fabricado con tecnologa SUBILO-N
(componentes separados lateralmente por oxido). Este CI realiza todas las funciones de
sintonizacin para un sistema de sintonizacin de radio PLL, con las siguientes
caractersticas:
1) Presenta amplificadores de entrada separados para las seales de AM y FM del VCO.
2) Elemento preescalar (divisor para altas frecuencias) para AM (3:4) y FM (15:16) en
chip de alta sensibilidad de entrada.
3) Sintonizacin de alta velocidad debido a un poderoso detector de fase de memoria
digital.
4) Amplificador de voltaje para sintonizacin de una entrada (dos salidas en chip de alto
rendimiento). Una salida se conecta al filtro externo de lazo de AM y la otra salida al
filtro externo de lazo FM.
5 Amplificador de corriente en chip de dos niveles que consiste de una fuente de
corriente de 5 y 450 A. Esto permite que se ajuste la ganancia de lazo, proporcionando
una sintonizacin de alta corriente y alta velocidad, y por otro lado una sintonizacin
estable de baja corriente.
6) Un oscilador de referencia (4 MHz) tanto para AM como para FM seguido por un
contador de referencia. La frecuencia de referencia puede ser de 1, 10, o 25 KHz y se
aplica al detector de fase de memoria digital. El contador de referencia tambin obtiene
una frecuencia de referencia de 40 KHz como salida en el pin 9 para su aplicacin en el
sistema FM/FI.
7) Rangos de frecuencia para el oscilador de 512 KHz a 30 MHz y 30 MHz a 150 MHz.

Apendice 4 Circuitos de Fase Cerrada PLL PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Apendice 4 Circuitos de Fase Cerrada PLL PDF

Cargado por

Copyright:

Formatos disponibles

UTN REG. SANTA FE ELECTRONICA I ING.

También podría gustarte