8-1

INSTITUTO POLITCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERA MECNICA Y
ELCTRICA
INGENIERA EN COMUNICACIONES Y ELECTRNICA
PRACTICAS DE CIRCUITOS LGICOS
LABORATORIO DE COMPUTACIN IV
PRCTICA 8
NOMBRE DE LA PRACTICA: Contador binario de 4 y 8bits.
OBJETIVO DE LA PRACTICA: El alumno comprobar en el laboratorio un circuito contador
binario de 4 y 8 bits. Disear un contador de diez
dcadas, utilizando dos contadores 74LS193, dos exhibidores
(display) y dos decodificadores BCD de siete segmentos
74LS47.
DURACIN: Cuatro horas.
MATERIAL NECESARIO:
Fuente de voltaje de 5 V.
Nueve LED (diodo emisor de luz).
Las siguientes resistencias:
Una de 1K (R
1
), cuatro de 220 _(R
2
), una de 22K (R
3
) y nueve de 330 (R
5
).
Un PRESET de 1M (R
4
).
Un capacitor de 1 F.
Un push botton (reset o reinicio).
Dos exhibidores (display), nodo comn.
Los siguientes circuitos integrados: (TTL).
Un LM555, dos 74LS193, dos 74LS47, un 74LS04 y un 74LS21.
Un desarmador pequeo para ajustar el PRESET.
Alambre para conexiones.
Manual ECG Semiconductors.
AUTORES:
PROFESOR: M. en C. Salvador. Saucedo Flores. Ext. 54797
PROFESOR: Ing. Pablo Fuentes Ramos. Ext. 54641 y 54797
ALUMNO PIFI: Eduardo Flores Meja.
8-2
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
CONTADOR 74193 (LS193/HC193)
La Figura 8-1, muestra un contador ascendente/descendente preiniciable 74193, indicando:
(a) smbolo lgico, (b) descripcin entrada/salida y (c) tabla de seleccin de modos.
La Figura 8-1, muestra el smbolo lgico y la descripcin de entrada y salida del contador
74193. Este contador puede describirse como un contador ascendente/ descendente preiniciable
MOD-16 con conteo sncrono, preiniciacin asncrona y reiniciacin maestra asncrona.
Observemos la funcin de cada entrada y salida:
ENTRADAS DE RELOJ CP
U
y CP
D
El contador responder a las TPP (Transicin de Pendiente
Positiva) en una de las dos entradas de reloj. CP
U
es la entrada de reloj de conteo ascendente.
Cuando se apliquen los pulsos a esta entrada, el contador se incrementar (contar hacia arriba)
en cada TPP hasta llegar a un conteo mximo de 1111; entonces se recicla a 0000 y vuelve a
comenzar. CP
D
es la entrada de reloj de conteo descendente. Cuando se apliquen los pulsos a
esta entrada, el contador decrementar (contar hacia abajo) en cada TPP hasta llegar a un
conteo mnimo de 0000; entonces se recicla a 1111 y vuelve a comenzar. De este modo se usar
una entrada de reloj para contar en tanto la otra est inactiva (se conserva en ALTO).
REINICIACIN MAESTRA (MR). Esta es una entrada asncrona activa en ALTO que reinicia al
contador en el estado 0000. MR es un reiniciador de cd (corriente directa), de manera que tendr
al contador en 0000 en tanto que MR=1. Tambin elimina todas las otras entradas.
ENTRADAS PREINICIABLES. Los multivibradores (flip-flop) del contador pueden preiniciarse en
los niveles lgicos presentes en las entradas de datos paralelas P
0
-P
3
pulsando momentneamente
la entrada de carga paralela de ALTO a BAJO. Esta es una preiniciacin asncrona que
elimina la operacin de conteo. No obstante, no tendr efecto si la entrada MR se encuentra
en su estado activo en ALTO.
SALIDAS DEL CONTEO. El conteo regular siempre esta presente en las salidas Q
0
-Q
3
de los MVB
(MultiViBrador), donde Q
3
es el LSB (bit menos significativo) y Q
0
el MSB (bit ms significativo).
8-3
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
SALIDAS FINALES DEL CONTEO. Estas salidas se utilizan cuando dos o ms unidades del
74LS193 se conectan como contador con etapas mltiples para producir un nmero MOD mayor.
En el modo de conteo ascendente, la salida

del contador de orden inferior se conecta a la
entrada CP
U
del siguiente contador de orden superior. En el modo de conteo descendente, la salida
del contador de orden inferior se conecta a la entrada CP
D
del siguiente contador de orden
superior.
es el conteo ascendente final (tambin llamado acarreo). Se genera en el 74193
utilizando la lgica que se muestra en la Figura 8-2 (a). Evidentemente ser BAJO slo
cuando el contador se encuentre en el estado 1111 y CP
U
sea BAJO. As, permanecer en
ALTO cuando el contador cuente hacia arriba de 0000 a 0001. En la siguiente TPP de CP
U
, el
conteo pasa a 1111, pero no pasa a BAJO sino hasta que CP
U
retorna a BAJO. La siguiente
TPP en CP
U
recicla el contador a 0000 y tambin ocasiona que retorne a ALTO. Esta TPP
en ocurre cuando el contador se recicla de 1111 a 0000 y se puede utilizar para cronometrar
un segundo contador ascendente 74193 a su siguiente conteo superior.
es la salida del conteo descendente final (tambin llamado prstamo). Se genera como
se muestra en la Figura 8-2 (b). Normalmente es ALTO y no pasa a BAJO sino hasta que el
contador haya contado hacia a abajo hasta el estado 0000 y CP
D
sea BAJO. Cuando la siguiente
TPP en CP
D
recicla el contador a 1111, ocasiona que retorne a ALTO. Esta TPP en TC
D
se
puede usar para cronometrar un segundo contador descendente 74193 en su siguiente conteo
inferior.
DIRECCIN DEL CONTEO (+ o -). Las entradas CP
U
y CP
D
se muestran como dos etiquetas
distintas porque tienen efectos internos diferentes. Primero se considerar la etiqueta superior.
Esta etiqueta para la entrada CP
U
es 2
+
. El signo (+) indica que una TPP en esta entrada
incrementar en uno el conteo; en otras palabras, causar que el contador cuente de manera
ascendente. Del mismo modo, la etiqueta superior para la entrada CP
D
tiene un signo menos (-)
para sealar que esta entrada disminuye en 1 el valor del conteo; en otras palabras; causa que el
conteo sea descendente.
8-4
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
PROCEDIMIENTO EXPERIMENTAL
Armar el siguiente circuito:
Circuito topolgico 1. Contador binario de 0 a 15.
Ajustar la resistencia en el preset con el desarmador de tal forma que se pueda observar el
conteo binario en los LED.
Comprobar la numeracin binaria de 0 a 15.
Conectar P
1
y P
2
(terminales 1 y 10) a Vcc.
Desconectar (terminal 11) de Vcc. Y conectarla a (terminal 12).
Observar y anotar lo que sucede en los LED.
Regresar P
1
y P
2
a GND (tierra) y desconectar de y conectar a Vcc.
Conectar la seal del reloj a CP
D
(terminal 4, conteo descendente), y CP
U
(terminal 5, conteo
ascendente) a Vcc.
Observar y comprobar el conteo binario descendente de 15 a 0.
Conectar P
1
y P
2
a Vcc (terminales 1 y 10), desconectar de Vcc. (Terminal 11) y
conectarla a (terminal 13).
Anotar lo que sucede.
8-5
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
Armar el siguiente circuito.
Circuito topolgico 2. Contador binario de 0 a 255
Observar el conteo binario ascendente en los ocho LED.
Realizar las conexiones necesarias para que el conteo binario sea descendente (de 255 a 0).
Armar el siguiente circuito
Diagrama topolgico 3. Circuito que cuenta de 0 a 99.
Con el desarmador modificar la resistencia del preset y al mismo tiempo observar los
exhibidores (display).
Como las salidas Q
0
Q
1
Q
2
Q
3
, realizan su conteo binario de 0 a 15 y para un conteo decimal
nada ms se necesita de 0 a 9; entonces se le adapta una compuerta Y (AND) de 4 entradas al
contador de tal forma que cuando se encuentre el conteo en 10b (1010) se ajusta la conexin con
dos inversores para poder activar la compuerta Y y su salida se utiliza para activar a MR
(reiniciacin maestra) para llevar al contador a 0000 obteniendo un ciclo en el contador de 0 a 9.
8-6
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
Esta misma salida invertida incrementar el contador de las decenas (contador 2). Usando el
74LS192 el diseo se hubiera facilitado mucho.
De esta misma manera se obtiene el ciclo de 0 a 9 para las decenas, lo cual se observa en
el logigrama siguiente.
CUESTIONARIO
En el circuito topolgico 3
1. Qu sucede al aumentar la resistencia en el preset?
2. Qu sucede al disminuir la resistencia en el preset?
3. Cul es la cantidad mxima que aparece en los exhibidores (display)?
En el circuito integrado 74193
4. Qu utilidad tienen las entradas preiniciables?
5. Qu relacin tiene CP
U
y .
6. Qu relacin tiene CP
D
y .
8-7
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
7. Qu relacin tiene CP
U
y .
8. Que utilidades le puedes dar a este contador? Menciona tres de ellas.
9. Disear un circuito de contador de seis dcadas, (0 a 60), basndose en el diseo del
circuito topolgico 3 y su logigrama.
10. Disear un reloj que contenga seis exhibidores (display), dos que indiquen las horas, dos
que indiquen los minutos y dos que indiquen los segundos. Recordar que el conteo en los
dos exhibidores de las horas son de 1 a 12 de 0 a 24, y en los minutos y segundos de 0 a
60.