UNIVERSIDAD PRIVADA DEL VALLE

FACULTAD DE TECNOLOGIA Evaluación

LICENCIATURA EN BIOMEDICA
CAMPUS TIQUIPAYA

Informe de Laboratorio Nº 9

DISEÑO DE CONTADORES
SINCRONOS

Grupo “C”

Estudiante:
Jhoselin Heredia Ichota

Docente: Ing. Raul Balderrama Coca

Cochabamba 20 de mayo del 2022

Gestión I – 2022
 DISEÑO DE CONTADORES SINCRONOS
1. OBJETIVOS
El estudiante:
• Manejara los Flip–Flops JK e implementar contadores ascendentes sincronizados,
dentro de los sistemas digitales que se presentan en el campo de trabajo del profesional.
➢ Objetivos:
• Comprender el diseño de contadores síncronos.
• Tener un buen manejo de Flip-Flops Jk.
• Aplicar de buena manera en circuito.

2. MARCO TEORICO
Los contadores síncronos se diferencian de los contadores de rizo en que los pulsos de
reloj son aplicados a las entradas de todos los flip-flops. El reloj común dispara a todos
los flip-flops al mismo tiempo más que uno en algún tiempo, como pasa en el contador de
rizo. La decisión de cuál flip-flop se complementa y cuál permanece igual, depende de los
valores a las entradas J y K, como se muestra en la Tabla 1.4. Si J y K son ambas iguales
con cero, el flip-flop no cambia de estado, incluso en la presencia de un pulso.
Si J y K son ambas iguales a 1, el flip-flop se complementa después de la transición.

El procedimiento de diseño para un contador síncrono es el mismo que para cualquier

otro circuito secuencial. Un contador puede operar sin una entrada externa, excepto por
los pulsos de reloj. La salida del contador es tomada de las salidas de los flip-flops sin
compuertas adicionales a la salida. En ausencia de entradas y salidas, la tabla de estado
de un contador consistirá para el estado presente y el estado siguiente solamente.

La tabla de estados para un contador binario de 4 bits se lista en la Tabla 1.5. El estado
presente muestra los 16 estados de 0000 a 1111. El estado siguiente es igual al valor
del estado presente más uno. Cuando el circuito alcanza el estado 1111, éste va al
siguiente estado, 0000, el cual causa que el contador repita su ciclo.
Para diseñar el contador obtenemos las entradas para cada flip-flop basándonos en la
Tabla 1.4 y los estados presente y siguiente para cada uno de los flip-flops. Con esto
obtenemos las entradas que requieren los flip-flops y las simplificamos usando los mapas
de Karnaugh mostrados en la Figura 1.10. Los mapas para el flip-flop menos significativo
no se muestran. Estos mapas, debido a las condiciones de "no importa" tienen
únicamente 1’s y, por lo tanto, sus entradas JA0 y KA0 son iguales con 1. Las entradas
para los flip-flops J y K son las mismas para cada flip-flop. De este modo, también se
podría usar un flip-flop T en lugar de un JK.
En muchas aplicaciones es necesario controlar la operación con una entrada de
habilitación. Si designamos tal entrada con la variable E, la entrada de las ecuaciones
para el contador binario se pueden expresar como sigue:

El flip-flop menos significativo en un contador binario es complementado con cada

transición de reloj. Un flip-flop en alguna otra posición es complementado con una
transición en el pulso de reloj si todos los bits menos significativos son iguales a 1.

Los contadores binarios síncronos tienen un patrón regular, como se puede ver en la
Figura 1.12. Las entradas de reloj de los flip-flops reciben pulsos comunes. La primera
etapa A0 es complementada cuando el contador es habilitado con E puesta a 1. Los
otros flip-flops son iguales a 1 si todas las etapas previas menos significativas son iguales
con 1 y la cuenta es habilitada (E = 1). La cadena de ANDs genera la lógica requerida
para las entradas J y K. El acarreo de salida puede ser usado para extender la cuenta a
más etapas con cada etapa, teniendo un flip-flop adicional y una compuerta AND.

Note que los flip-flops se disparan con la transición positiva de la señal de reloj. La

polaridad del reloj no es esencial aquí como fue para los contadores de anillo. El contador
síncrono puede ser disparado con la transición positiva o negativa del pulso de reloj.

Para diseñar el contador obtenemos las entradas para cada flip-flop basándonos en la Tabla 1.4 y los estados presente y
siguiente para cada uno de los flip-flops. Con esto obtenemos las entradas que requieren los flip-flops y las simplificamos
usando los mapas de Karnaugh mostrados en la Figura 1.10. Los mapas para el flip-flop menos significativo no se
muestran. Estos mapas, debido a las condiciones de "no importa" tienen únicamente 1’s y, por lo tanto, sus
entradas JA0 y KA0 son iguales con 1. Las entradas para los flip-flops J y K son las mismas para cada flip-flop. De este

EFINICION DE
modo, también se podría usar un flip-flop T en lugar de un JK.

MULTIPLEXORES
2.Un multiplexor o también
conocido como MUX o MPX es
 3.un dispositivo que sirve para
transmitir datos de diferentes
4.entradas a una sola salida, es
decir, todos los datos que
5.entran al circuito salen por
el mismo lugar, dependiendo
del tipo que se utilice,
pueden
6.manejar señales analógicas o
digitales.
3. TECNICA O PROCEDIMIENTO
Parte 4.1

Diseñe y un contador síncrono usando el flip flop jk 74ls112 que genere la secuencia

DIAGRAMA DE ESTADOS

TABLA DE VERDAD
A B C A+ B+ C+ Ja Ka Jb Kb Jc Kc
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 1 1 X X 1 X 0
1 0 0 X X X X X X X X X
1 0 1 1 1 1 X 0 1 X X 0
1 1 0 X X X X X X X X X
1 1 1 0 0 1 X 1 X 1 X 0

MAPAS DE KARNAUGH
Ja/Ka Ja/Ka
0 0 1 0 x x x x
x x x x x 0 1 x
Ja=A Ka=A

Jb/Kb Jb/Kb
0 1 x x x x 1 0
x 1 x x x x 1 x
Jb=B Kb=A

Jc/Kc
1 x x 1
x x x X
Jc=C´
Jc/Kc
x 1 0 x
x 0 0 x
Kc=A´B´
SIMULACION
Podemos observar que nuestro circuito armado en el proteus funciona correctamente sin usar
los 74ls32.
Implementando en el protoboard con los leds, las resistencias, los flip-flops, cables y un 74ls08
Podemos observar que funciona correctamente.

5. CONCLUSION
 Como conclusión, la realización de la simulación, nos ayudó a resolver muchas dudas
y mejorar la comprensión sobre los contadores asíncronos.
El manejo de los de los componentes nos ayudó a comprender su funcionamiento y
su análisis en la resolución de problemas.
Se logro armar correctamente el circuito.
Recomendaciones:
 Conectar buena adecuadamente los cables en la simulación.
 No provocar corte circuito.
 Verificar que este de buena manera el circuito.
 Tener cuidado con el valor de las resistencias.
 Verificar la polaridad del Led.
 Verificar si el protoboard funcione correctamente, si no es asi no dejar que los
componentes salten, dado a que afecta a nuestro circuito
 Revisar a detalle los cables
7. CUESTIONARIO
7.1 Cuál de los contadores síncrono o el contador asíncrono genera en menor
tiempo un conteo?
Los contadores síncronos por las características que presenta de FF que lo integran
están sincronizados por una misma señal de reloj, lo cual presenta una ventaja sobre los
contadores asíncronos, ya que estos al estar activos a la vez resultan ser más rápidos.
7.2 Porque se llama contador síncrono.
Los contadores síncronos se llaman así por el termino asíncrono indica que los eventos
poseen una relación temporal fija entre ello es decir que ocurren en el mismo tiempo.
Están formando por una seria de Fli-Flops a los que se les aplica simultáneamente todas
las entradas o pulsos de reloj de forma que todos los Flip-Flops cambian
simultáneamente de estado, los contadores síncronos las entradas de reloj de todos los
Flip-Flops se conectan juntas a un reloj común.
7.3 Dibuje un contador síncrono de 5 bit

8. BIBLIOGRAFIA
i. Tema 1.4 Contadores síncronos - Sistemas digitales II - Instituto Consorcio Clavijero