D

DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS









GUIAS NICAS DE LABORATORIO










CIRCUITOS CONTADORES

AUTOR: ALBERTO CUERVO













SANTIAGO DE CALI
UNIVERSIDAD SANTIAGO DE CALI
DEPARTAMENTO DE LABORATORIOS









D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS


CIRCUITOS CONTADORES

Introduccin
El contador es un circuito especfico de circuito secuencial, pudiendo ser
sincrnico o asincrnico.

El objetivo de esta prctica de laboratorio consiste en reforzar los conocimientos
del estudiante en el anlisis y diseo de circuitos contadores, tanto sincrnicos
como asincrnicos, implementando y verificando los circuitos diseados en el
Mdulo DIGI BOARD2 disponible en el laboratorio de la Universidad Santiago de
Cali.

Contador Sincrnico
En un contador sincrnico, como en cualquier circuito secuencial sincrnico, los
pulsos de reloj alimentan simultneamente las entradas de reloj de todos los
flip-flops que forman el contador, de forma tal que estos cambian de estado en
forma simultnea con la nica diferencia en las desigualdades en las demoras de
cada uno de los flip-flops individuales.

Los pulsos de entrada se aplican a la entrada de reloj del contador,
incrementndose si es un contador que cuenta en sentido ascendente o
decrementndose en caso contrario con cada pulso aplicado a la entrada.

En la figura 1a se ha representado el esquema general de un circuito secuencial
sincrnico con 3 flip-flops JK en el cual se ha dividido el bloque de lgica
combinacional en dos: la lgica que produce las seales de salida y la lgica que
produce las funciones de excitacin a los flip-flops. En b se ha representado un
caso especfico de los contadores en que las seales de salida del circuito
secuencial son directamente las seales de salida de los flip-flops.

As, en este ltimo caso, si es un contador en el sistema binario, el estado 5 por
ejemplo ser el estado 101, es decir que C=1, B=0 y A=1, etc.
En el caso b entonces nicamente ser necesario encontrar las funciones de
excitacin JK de cada flip-flop en funcin del estado presente (las salidas de los
flip-flops) y la seal de entrada.

Las seales o la seal de entrada al contador puede ser por ejemplo una seal
que le indique al contador que cuente en sentido ascendente o descendente.

D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

Lgica
combinacional
Lgica
combinacional
seal de
entrada
seales de
salida
J
K
J
K
J
K
A
B
C
C
B
A
Lgica
combinacional
seal de
entrada
seales de
salida
J
K
J
K
J
K
A
B
C
C
B
A
C
B
A
PULSOS
DE
ENTRADA
PULSOS
DE
ENTRADA
Figura 1. Circuito secuencial. a.- caso general y b.- las salidas de los flip-
flops son directamente las salidas del circuito secuencial.


En un contador, la seal de entrada puede no existir, obtenindose el esquema
que se representa en la figura 2. En este caso, las entradas de excitacin de los
flip-flops que determinan el estado siguiente dependern nicamente del estado
presente, es decir, de las salidas de los flip-flops que forman el contador.
El primer circuito que se deber disear corresponder al esquema de la figura 2.

D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

Lgica
Combinacional
seales
de salida
A
A
B
B
C
C
J
K
K
J
K
J
C
B
A
PULSOS DE
ENTRADA
Figura 2. Circuito secuencial de un contador
sin seal de entrada externa.


Planteamiento del primer circuito.
Disear un contador que cuente en binario en sentido ascendente de 0 a 5 con
flip-flops JK y compruebe el funcionamiento del mismo en el mdulo DIGI
BOARD2 del laboratorio llevando las salidas del mismo a un display de 7
segmentos y aplicndole pulsos con el pulsador.

Solucin.
Como el contador tiene 6 estados: 0, 1, 2.5, se necesitarn 3 flip-flops que se
denominarn C, B y A respectivamente.

D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

El primer paso ser construir la tabla de estado presente y estado siguiente para
encontrar las funciones de excitacin JK de cada flip-flop.
Esta tabla es muy simple y se muestra en la figura 3.


Estado
presente
Estado
siguiente
CBA CBA

JA

KA

JB

KB

JC

KC
000 001 1 x 0 x 0 x
001 010 x 1 1 x 0 x
010 011 1 x x 0 0 x
011 100 x 1 x 1 1 x
100 101 1 x 0 x x 0
101 000 x 1 0 x x 1
110 xxx x x x x x x
111 xxx x x x x x x

Figura 3. Tabla de estado presente y estado siguiente.

Observe que los estados #6=110 y #7=111 son estados no usados, nunca ocurren,
por lo que no importa los estados siguientes de los mismos.
De la tabla de la figura 3 se pueden construir los mapas de Karnaugh que se
muestran en la figura 4 para obtener las funciones simplificadas de la J y la K de
cada uno de los flip-flops del contador.

Con estas funciones se puede implementar el circuito del contador que se
muestra en la figura 5, en el cual el pulsador se utiliza para aplicarle pulsos al
contador, y la salida de ste es llevada a un display de 7 segmentos para verificar
el nmero binario almacenado en el contador de acuerdo al nmero de pulsos
aplicado.

El diagrama de estados incluyendo los estados no usados 6 y 7 se muestra en la
figura 6.

Cuando el circuito tenga el nmero 6: CBA= 110, se tiene que:
JA=KA=1, por tanto el flip-flop A cambia de 0 a 1
KB=AC=0, por lo que el flip-flop B se queda en el estado 1 y
KC=A =0, por lo que el flip-flop C tambin se queda en el estado 1.

De acuerdo a lo anterior, el circuito pasa del 6 al 7 cuando se le aplique un
pulso.

D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

BA
C
00 01 11 10
0 1 x x 1
1 1 x x x
BA
C
00 01 11 10
0 x 1 x
1 x
BA
C
00 01 11 10
0 0 1 x x
1 0 0 x x
BA
C
00 01 11 10
0 x x 1 0
1
1
1 x x
JA=1 KA=1
x x x x
JB=AC
KB= A AC
00 01 11 10 00 01 11 10
0 0
1 1
BA BA
C C
0 0 0
0 x x x x
x x x x
x x 1
1
Figura 4. Mapas de Karnaugh
JC=AB KC=A



8
4
2
1
display
+5v.
1
pulsos de
entrada
pulsador
C B A
C B
A
J J J
K K K
Figura 5. Circuito del contador



D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

Igualmente, si por alguna razn el circuito tuviese almacenado el nmero 7
(CBA=111),se tiene que:
JA=KA=1, por lo que el flip-flop A cambiar de 1 a 0
KB=AC=0, por lo que el flip-flop B se queda en el estado 1 y
KC=A=1, por lo que el flip-flop C cambiar de 1 a 0
De acuerdo a lo anterior el circuito pasar del 7 al 2 cuando se le aplique un
pulso.

4 1
0 5
3 2
6
7
secuencia
vlida
estados
invlidos
Figura 6. Diagrama de estados



Este diagrama de estados representa un contador autocomenzante, pus
cuando se conecte la energa si el contador cae inicialmente en uno de los
estados no-usados o invlidos, a los pocos pulsos aplicados, mximo 2 en este
caso, cae en la secuencia vlida y ya no sale de sta.

Coloque con las entradas asincrnicas de los flip-flops los nmeros 6 y 7 en el
contador y compruebe el estado siguiente de estos estados invlidos.
Contador Asincrnico

En un contador asincrnico a diferencia del contador anterior, los pulsos no se
aplican simultneamente al reloj de todos los flip-flops.

Puesto que los flip-flops en el contador asincrnico no estn bajo el mando de un
solo pulso de reloj, es ms lento que el contador sincrnico, aunque el hardware
requerido es ms simple.


D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

El ms sencillo de todos los contadores asincrnicos es el contador binario, que
cuente en binario hasta 2
n
1 (n estados), donde n es el nmero de flip-flops
utilizado.
Monte el circuito que se muestra en la figura 7 el cual consiste en un contador
binario que cuenta de 0 (0000) a 15 (1111), por lo que tendr 16 estados y 4 flip-
flos JK.
8
4
2
1
J
K
J
K
J
K
J
K
Q3
Q3
Q2
Q2
Q1
Q1
Q0
Q0
+5v.
flip-flop de
mayor orden
flip-flop de
menor orden
H
pulsos
de
entrada
Q
pulsador
display
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
pulsos de entrada
Q0
Q1
Q2
Q3
estado inicial: Q3Q2Q1Q0 = 0000
0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0000
(a)
(b)
Figura 7. Contador asincrnico binario (a) circuito (b) formas de onda


D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

Este contador se implementa como se muestra en la figura 7 colocndo en 1
lgico la J y la K de todos los flip-flops. Los pulsos de entrada se inyectan al reloj
del flip-flop de menor orden y la salida de cada flip-flop se conecta al reloj del
siguiente.

Como los flip-flops son de flanco negativo, debido a esta conexin el flip-flop Q0
cambiar de estado cuando ocurra un flanco negativo en los pulsos de entrada, el
flip-flop Q1 cambiar de estado cuando ocurra un flanco negativo en Q0, y as
sucesivamente.

Como se puede observar de las formas de onda de las salidas de los flip-flops, el
nmero binario almacenado en el contador corresponde al nmero de pulsos que
se hayan inyectado en su entrada.

Inyecte pulsos al contador con el pulsador y compruebe el nmero en el display.
Conecte la salida negada de cada flip-flop al reloj del siguiente y compruebe que
el contador se comporta como un contador binario que cuenta en sentido
descendente.

Circuitos integrados de contadores
Debido al gran nmero de aplicaciones que tienen los contadores, existe una gran
variedad de los mismos fabricados en forma de circuitos integrados.

En la figura 8 se muestra un ejemplo disponible en el mdulo DIGI BOARD2 del
laboratorio. Consiste del circuito integrado 74LS193, el cual es un contador
binario de 4 bits que puede contar en ambos sentidos: ascendente y
descendente.

El sentido de conteo del circuito depende a la entrada donde se apliquen los
pulsos: Up o Down.

Igualmente tiene una entrada asincrnica CLR, la cual al activarse con un 1 borra
al contador y una entrada asincrnica LOAD la cual al activarse con un 0
almacena el nmero presente en sus entradas DCBA en el contador.

Tiene dos salida para conectar estos circuitos en cascada si se necesita
implementar un contador de un mayor nmero de bits: la salida de acarreo
(carry) para el conteo creciente y la salida de prstamo (borrow) para conteo
decreciente. Estas seales se muestran en la figura 9. En la misma se puede
observar que si el contador se encuentra contando en sentido ascendente, en el
pulso 16 pasa a 0 (0000).

D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

D C B A
CLR
LOAD
QD QC QB QA
Carry
Borrow
Up
Down
CT=0
2+
G1
1-
G2
C3
CLR
Up
Down
LOAD
1ct = 15
2ct = 0
Carry
Borrow
3D
entradas
salidas
entradas salidas
bit de mayor orden
CTRDIV16
74LS193
Figura 8 Contador sincrnico binario (a) smbolo estndar, (b) smbolo de la IEEE
CLR: entrada asincrnica de borrado, cuando se activa con un 1 se coloca al contador en 0000
Up: entrada de pulsos para conteo creciente, sensible al flanco positivo
Down: entrada de pulsos para conteo decreciente, sensible al flanco positivo
LOAD: entrada asincrnica que al activarse con un 0 se carga o almacena el nmero presente en las entradas
Carry: salida de acarreo, al alcanzar el n 15 (1111) esta salida cambia a 0 cuando la entrada Up=0
Borrow: salida de prstamo, al alcanzar el n 0 (0000) esta salida cambia a 0 cuando la entrada Down=0
(a) (b)
A
B
C
D
QA
QB
QC
QD
10 9 1 15
7 6 2
3
12
13
5
4
14
11

Sin embargo, la salida de acarreo se puede aplicar a la entrada Up de otro
circuito haciendo que el mismo pase a 0001, y as tendramos un contador de 8
bits con el nmero 00010000 (#16) almacenado, etc.
14 15 16
1101 1110 1111 0000 nmero almacenado
pulsos aplicados
a la entrada Up
seal en la salida Carry
La salida Carry se activa con un 0
cuando tiene el nmero 15 y UP=0
Figura 9. Seales en el contador




D
DDE
EEP
PPA
AAR
RRT
TTA
AAM
MME
EEN
NNT
TTO
OO D
DDE
EE L
LLA
AAB
BBO
OOR
RRA
AAT
TTO
OOR
RRI
II O
OOS
SS
G
GGU
UUI
II A
AAS
SS D
DDE
EE C
CCI
II R
RRC
CCU
UUI
II T
TTO
OOS
SS C
CCO
OON
NNT
TTA
AAD
DDO
OOR
RRE
EES
SS

Alteracin del conteo.

La secuencia de conteo de un contador puede ser alterada para contar en una
base diferente.

As por ejemplo, suponga que se desee obtener un contador decimal que cuente
del 0 al 9 y en el dcimo pulso regrese al 0 con el circuito integrado anterior.
Este circuito se muestra en la figura 10 el cual debe ser montado en el
laboratorio y comprobado su funcionamiento.
8
4
2
1
display
A
B
C
D
QA
QB
QC
QD
LOAD
CLR
CT=0
Up
Down
2+
G1
1-
G2
C3
1ct=15
2ct=0
Q
pulsador
CTRDIV16
Figura 10. Contador decimal


En el contador binario CTRDIV16 de la figura 10, la entrada de LOAD es
alimentada por una compuerta NAND para que cuando ocurra el dcimo pulso y
este contador pase a 1010 momentneamente la entrada LOAD se haga 0 y se
cargue el nmero presente en su entrada (0000). De esta forma se obliga a este
contador a pasar del nmero 9 (1001) al 0 (0000).


Bibliografa
1. M. Morris Mano, Lgica Digital y Diseo de Computadores, Editorial
Dossat S.A., 1982
2. Vctor P Nelson, H. Troy Nagle, Bill D. Carroll y J. David Irwin, Anlisis y
Diseo de Circuitos Lgicos Digitales, Prentice-Hall Hispanoamericana
S.A., 1996
3. J. F. Wakerly, Digital Design Principles and Practices, 2 ed.,
Englewood Cliffs, NJ: Prentice-Hall, 1984.