Está en la página 1de 16

CONTADORES ASÍNCRONOS

Circuitos Digitales II
Ing. Noé Montano
OBJETIVOS

Al finalizar la clase, el estudiante será capaz de:


• Definir un contador asíncrono.
• Describir el funcionamiento de un contador asíncrono y
los elementos con los cuales puede implementarse.
CONTADORES ASÍNCRONOS

Un contador es un circuito secuencial, en donde, cada conteo es


un estado especifico, y que siguen la secuencia que el diseñador
desee darles.
Por su carácter secuencial, el contador debe construirse con flip-
flops, de modo que por cada bit presente en los valores de conteo
se necesitará un flip-flop.
El término asíncrono significa que los eventos no ocurren
necesariamente al mismo tiempo; es por ello que en un contador
asíncrono, los flips-flops no comparten la misma señal de reloj.
CONTADOR ASÍNCRONO DE 2 BITS

Para un contador asíncrono de 2 bits, se pueden usar 2 ff JK de flanco de bajada, en


donde el CLK del ff LSB se conecta al CLK real o señal de conteo, pero para el ff
MSB, su reloj será la salida Q del ff anterior. Las entradas JK de ambos ff deben tener
el valor lógico UNO. La siguiente figura muestra gráficamente el ejemplo:
La siguiente imagen muestra el oscilograma del comportamiento del contador
asíncrono de 2 bits.

El comportamiento de
este oscilograma puede
representarse en una
tabla denominada Tabla
de secuencia mostrada
a la derecha.
EJERCICIO 1

Implemente un contador asíncrono de 4 bits usando flip-


flops JK
EJERCICIO 1

El diagrama lógico y el oscilograma queda de la siguiente forma:


EJERCICIO 2

Implemente un contador asíncrono que cuente los valores


BCD. Utilice flip-flops JK.
EJERCICIO 2

El diagrama lógico y el oscilograma queda de la siguiente forma:


EJERCICIO 3

Implemente un contador asíncrono que haga 12 conteos.


Utilice flip-flops JK.
CONTADOR ASÍNCRONO
DESCENDENTE

Para un contador descendente, la implementación es similar


al caso anterior, con la diferencia que ahora se deben usar
flip-flops JK de flanco positivo, o en el mejor de los casos,
usar nuevamente flip-flops de flanco negativo, pero en lugar
de usar la salida Q como el reloj del siguiente flip-flop, se
debe usar la salida Q negada.
A continuación, se muestra el diagrama lógico del contador
descendente con su respectivo oscilograma.
Tabla de secuencia de contador asíncrono descendente
CONTADOR ASÍNCRONO
ASCENDENTE/DESCENDENTE

Para la implementación de un contador asíncrono que


funcione en el sentido ascendente y descendente, se debe
agregar una entrada adicional que permita establecer el
sentido que se desee en el contador en un momento
determinado. A continuación se procederá a diseñar uno
usando flip-flops JK de flanco negativo.
Como paso inicial, se establece la convención de funcionamiento de la entrada adicional, la
cual llamaremos AD, en donde cuando sea 0, que el contador sea ascendente, y cuando AD
sea 1, sea descendente.
Como AD estará conectada a partir del segundo ff (ya que el primero tendrá la señal de
CLK original), la siguiente tabla muestra el comportamiento que debe tener AD combinada
con Q del ff anterior:
CLK
Q (ff
AD (para ff
anterior)
siguiente)
0 0 0
0 1 1
1 0 1
1 1 0

Aplicando un mapa K, se obtiene la siguiente expresión:


𝐶𝐿𝐾 = 𝐴𝐷 ∙ 𝑄 + 𝐴𝐷 ∙ 𝑄ത
Al analizar la expresión obtenida, se observa que es una compuerta XOR. Por tanto, el
circuito y oscilograma queda de la siguiente manera:

También podría gustarte