NOTAS DE CLASE

CIRCUITOS DIGITALES

5. LOGICA COMBINACIONAL CON MSI Y LSI

PROFESOR: GERMAN MORALES Z.

ENERO DE 2010

LOGICA COMBINACIONAL CON MSI Y LSI

5-2 SUMADOR BINARIO PARALELO La suma de 2 nmeros binarios de n-bit A y B, puede generarse en 2 formas : ya sea en serie o en paralelo. El mtodo de adicin en serie usa slo un circuito sumador completo y un dispositivo de almacenamiento para mantener la salida de acarreo generada. Sumador completo de 4-bit
B4 A4 B3 A3 B2 A2 B1 A1

C5

FA

C4

FA

C3

FA

C2

FA

C1

S4

S3

S2

S1

Figura 5-1 Sumadores completos de 4-bit. Un sumador paralelo de n-bit requiere n sumadores completos. Puede construirse para 4-bit, 2-bit y 1bit de circuitos IC sumadores completos poniendo en cascada varios paquetes. *un ejemplo de un sumador completo de 4-bit es el tipo TTL74283. Ejemplo 5-1: Disee un convertidor de cdigo BDC-a-exceso-3.

Figura 5-2 Convertidor de cdigo BCD-a-exceso-3

5-3 SUMADOR DECIMAL Un sumador decimal requiere codificar un mnimo de 9 entradas y 5 salidas, ya que se necesitan 4-bit para codificar cada dgito decimal y el circuito debe tener un acarreo de entrada y un acarreo de salida. Por supuesto, hay una amplia variedad de circuitos sumadores decimales posibles, dependiendo del cdigo que se utilice para representar los dgitos decimales.

Suma binaria K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z8 Z4 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 Z2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Suma BCD C S8 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 S4 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 S2 S1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1

Decimal

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19

Al examinar la tabla se observa que la condicin para una correccin y un acarreo de salida puede expresarse por la funcin booleana: C = K + Z8Z4 + Z8Z2 Cuando C = 1, es necesario agregar 0110 a la suma binaria y proporcionar un acarreo de salida para la siguiente etapa.

SUMADOR BCD El IC tipo TTL 82S83 es un sumador BCD Sumando Consumando

K Z8 Acarreo de salida

Sumador binario de 4-bit Z4 Z2 Z1

Acarreo de salida

Sumador binario de 4-bit

S8

S4

S2

S1

5-4 COMPARADOR DE MAGNITUD La comparacin de dos nmeros es una operacin que determina si un nmero es mayor que, menor que o igual a otro nmero. Un comprobador de magnitud es un circuito combinacional que compara dos nmeros, A y B y determina sus magnitudes relativas. La salida de la comparacin se especifica por tres variables binarias que indican si A>B, A = B, A < B. Entonces tenemos dos nmeros de cuatro dgitos como sigue: A = A3A2A1A0 B = B3B2B1B0 A y B son iguales si A3 = B3 , A2 = B2 , A1 = B1 , A0 = B0 . La relacin de igualdad de cada par de bits puede expresarse en forma lgica con una funcin de equivalencia:
4

Xi = AiBi + AiBi

i = 0, 1, 2, 3

En donde los Xi = 1 slo si el par de bits en la posicin i son iguales, esto es, si ambos son 1 o ambos son 0. Por lo tanto la igualdad de dos nmeros se puede expresar por una operacin AND de todas las variables: (A = B) = x3x2x1x0 La variable binaria ( A = B) es igual a1 slo si todos los pares de dgitos de los dos nmeros son iguales. Para determinar si A es mayor o menor que B, se inspeccionan la magnitudes relativas de pares de dgitos significativos comenzando desde la posicin ms significativa. (A > B) = A3B3 + X3A2B2 + X3X2A1B1 + X3X2X1A0B0 (A < B) = A3B3 + X3A2B2 + X3X2A1B1 + X3X2X1A0B0

Figura 5-7 Comparador de magnitud de 4-bit (TTL 7485)

5-5 DECODIFICADORES Las cantidades discretas de informacin se representan en sistemas digitales con cdigos binarios . Un cdigo binario de n-bits es capaz de representar hasta 2n elementos distintos de informacin codificada. Un codificador es un circuito combinacional que convierte informacin binaria de n lneas de entrada a un mximo de 2n lneas de salida. Si la informacin decodificada de n-bit tiene combinaciones no usadas o no importa, la salida del decodificador tendr menos de 2n salidas.

DEMULTIPLEXORES Algunos decodificadores IC se construyen con compuertas NAND. Ya que una compuerta NAND produce la operacin AND con una salida invertida, se vuelve ms econmico generar los minitrminos del decodificador en su forma complementaria. Un decodificador con una entrada de habilitacin puede funcionar como un demultiplexor . Un demultiplexor es un circuito que recibe informacin en una sola lnea y transmite esta informacin en una de 2n lneas de salida posibles. La seleccin de una lnea especfica de salida est controlada por los valores bit de n lneas de seleccin.
10

Debido a que las operaciones de decodificador y demultiplexor se obtiene mediante el mismo circuito, un decodificador con una entrada de capacitacin se refiere como un decodificador/multiplexor; el decodificador por s mismo puede usar las compuertas AND, NAND, o NOR.

Figura 5-12 Decodificador/demultiplexor

D0 A Entrada B D3 DECODIFICADOR 2X4 D1 D2 A Entrada DEMULTIPLEXOR 1X4 D1 D2 D3 E Habilitacin Seleccin D0

CODIFICADORES Un codificador es una funcin digital que produce una operacin inversa a la de un decodificador. Un codificador tiene 2n (o menos) lneas de entrada y n lneas de salida. Las lneas de salida generan el cdigo binario para las 2n variables de entrada.

11

Figura 5-15 Codificador de 10 a 4 (74147)

12

5-6 MULTIPLEXORES La multiplexin significa transmitir un gran nmero de unidades de informacin sobre un nmero ms pequeo de canales o lneas. Un multiplexor digital es un circuito combinacional que selecciona informacin binaria de una de muchas lneas de entrada y la dirige a una sola lnea de salida. La seleccin de una lnea particular de entrada est controlada por un conjunto de lneas de seleccin cuyas combinaciones bit determinan cul entrada se selecciona. Como en los decodificadores, los multiplexores IC pueden tener una entrada de habilitacin para controlar la operacin de la unidad. Cuando la entrada de habilitacin se encuentra en un estado binario dado, la salidas estn inhabilitadas y cuando est en el otro estado (el estado de habilitacin), el circuito funciona como un multiplexor normal.

Figura 5-16 Un multiplexor de 4-a-1 lnea

13

14

Ejemplo 5-4 Implemente la siguiente funcin con un multiplexor F(A, B, C) = (1, 3, 5, 6)

Figura 5-18 Implementacin de F(A, B, C) = (1, 3, 5, 6) con un multiplexor. MULTIPLEXOR DE DOS CANALES

15

16

MULTIPLEXOR DE 8 CANALES

17

18

DISEO DE CIRCUITOS CON MULTUPLEXORES

I3

I4

I5

I6

I7

I8

I9

I10

I11

I12

I13

I14

I15

I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 S3 D

MUX 15 X 1

I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 S0 A S3 D

MUX 15 X 1

S2 C

S1 B

S2 C

S1 B

S0 A

I3

I4

I5

I6

I7

I8

I9

I10

I11

I12

I13

I14

I15

19